【正文】 大慶師范學院本科畢業(yè)論文（設計） I 摘 要 搶答器作為一種電子產品，早已廣泛應用于各種智力和知識競賽場合，是競賽問答中一種常用的必備裝置，從原理上講，它是一種典型的數(shù)字電路，電路結構形式多種多樣，可以利用簡單與非門構成，也可以利用觸發(fā)器構成，也可以利用單片機來完成。本設計是基于 VHDL語言控制的八路搶答器，通過分析搶答器的工作原理，設計包括搶答程序及在相應的器件平臺上完成輸入、編譯、綜合應用等不同功能的單元模塊，并具體介紹了每一單元模塊的具體設計思路與結構，利用單片機的定時器或計時器定時和計數(shù)的原理，將軟硬件有機的結合起來，使得系統(tǒng)它能 夠正確的計時，同時使數(shù)碼管能夠正確的顯示時間。且在設計完成后給出仿真來增強設計的真實感。 關鍵詞： VHDL 語言 。搶答器 。仿真 大慶師范學院本科畢業(yè)論文（設計） II Abstract The contest as a kind of electronic products, has long been widely applied in all kinds of intelligence and knowledge petition situation, is a kind of mon petition qamp。a necessary device, from the principle of speaking, it is a kind of typical digital circuit, the circuit structure form varied, can use simple sr and form, also can use a flip flop, also can use single chip microputer to plete. The design is based on VHDL language control for 8 vies to answer first, through the analysis of the working principle of vies to answer first, design including vies to answer first program and in the corresponding device platform plete input, pilation, prehensive application and so on the different function of the unit module, and introduced the each unit of the specific module design and structure, of the microcontroller timer or timer timing and count principle, software and hardware anic bine, the system can be correctly it time, at the same time make digital tube can be correctly show time. And after the pletion of the design are given in the design of the realism to strengthen. Keywords: VHDL language。 Digital time vies to answer first device。 The simulation 大慶師范學院本科畢業(yè)論文（設計） III 目 錄 第一章 引言 ...........................................................1 背景 ..............................................................1 VHDL 語言簡介 .....................................................1 第二章 設計的基本要求 與要點 ...........................................2 八路數(shù)字計時搶答器的設計要求 ......................................2 系統(tǒng)設計要點 ......................................................2 第三章 八路數(shù)字計時搶答器設計 .........................................3 工作原理 ..........................................................3 硬件設計中各模塊的設計 ............................................4 概述 .......................................................4 搶答器鑒別模塊 .............................................4 譯碼模塊 ...................................................5 定時器模塊 .................................................5 報警模塊 ...................................................5 單元電路 VHDL 設計 .................................................6 實體設計 ...............................................6 關于 VHDL 構造體的設計部分 ..................................6 譯碼模塊 VHDL 程序 ..........................................7 定時模塊 VHDL 程序 ..........................................8 報警模塊 VHDL 程序 ..........................................9 第四章 仿真驗證 ......................................................11 仿真驗證 .........................................................11 設計電路各模塊仿真圖 .............................................11 搶答鑒別模塊仿 真及元件圖 ..................................11 譯碼 模塊仿真及元件圖 ......................................12 計數(shù) 模塊仿真及元件圖 ......................................12 報警 模塊仿真及元件圖 ......................................13 第五章 心得與體會 ....................................................14 參 考 文 獻 ...........................................................15 大慶師范學院本科畢業(yè)論文（設計） 1 第一章 引 言 背景 搶答器是舉辦各種娛樂活動、開展智力競賽時常用的一種設備。搶答器有很多設計方法 ,既可用傳統(tǒng)的集成電路 PCB(印制電路板 )、單片機也可用 PLD 可編程邏輯器件 )進行設計。 VHDL 語言是目前最常用的硬件描述語言之一 ,具有諸如功能強大、設計靈活 。支持廣泛、易于修改 。強大的系統(tǒng)硬件描述能力 。很強的移植能力 ,易于復用和共享等特點?；诔咚偌呻娐酚布枋稣Z言 VHDL 的方法采用 PLD 進行設計可以靈活、快速地設計出符合要求的各種搶答器 ,并運用電子設計自動化 EDA 技術進行設計的仿真 ,實現(xiàn)設計流程的快速化、自動化。 VHDL 所支持的各種設計方法既包括自底向上的設計 ,又包括自頂向下的設計 。不僅可進行模塊化設計 ,而且可進行層次化設計。由于 VHDL 語言具有這種特點，從而更加容易實現(xiàn)自頂向下的現(xiàn)代數(shù)字系統(tǒng)設計方法。我所設計的數(shù)字智能搶答器以復雜可編程邏輯器件 CPLD 為核心 ,以VHDL 語言設計而成。不僅可實現(xiàn)八路搶答、數(shù)顯等基本功能 ,而且還有倒計時控制(回答問題時間控制 )功能 ,該系統(tǒng)采用的自頂向 下的模塊化設計方法 ,提高了系統(tǒng)的整體性能 ,使得電路簡單、工作可靠、操作維護簡便。 VHDL 語言簡介 VHDL的英文全名 VeryHighSpeed Integrated Circuit Hardware Description Language，被 IEEE和美國國防部確認為標準硬件描述語言。它被公認有眾多優(yōu)點，如設計靈活、支持廣泛、易于修改，獨立于器件設計。 VHDL主要用于描述數(shù)字系統(tǒng)的結構 、 行為功能和接口。 其程序結構特點是將一個電路模塊或一個系統(tǒng)分成實體 (外部端口 )和構造體 (內部功能算法實現(xiàn) )兩部分實現(xiàn)。就一個電路模塊或者數(shù)字系統(tǒng)而言 ,如果 定義了外部端口 ,一旦內部功能算法完成 ,其他系統(tǒng)可以直接依據(jù)外部端口去調用該電路模塊或數(shù)字系統(tǒng) ,而不用知道其內部結構和算法。 除了含有許多具有硬件特征的語句外， VHDL的語言形式、描述風格以及語法是十分類似于一般的計算機高級語言 。 大慶師范學院本科畢業(yè)論文（設計） 2 第二章 設計的基本要求與要點 八路數(shù)字計時搶答器的設計要求 根據(jù)搶答要求 ,系統(tǒng)所需實現(xiàn)的功能如下基本要求 : 8 名選手或 8 個代表隊使用，分別用 8 個按鈕 s0~s7 表示。 統(tǒng)清除開關 S。 。即選手按下按鈕就鎖存相應的編號，并在 LED 數(shù)碼管上顯示。選手搶答時是優(yōu)先鎖存的，首先按鈕的選手其編號一直保持到主持人清除系統(tǒng)為止。 ：主持人設定搶答時間（如 30秒），按下“開始”按鈕從而定時器開始倒計時。各隊選手在搶答時間內按下按鈕，若搶答有效，則定時器停止計時，從而顯示器顯示出選手搶答時間和編號，直到主持人將其清除。若到達定時時間仍無人搶答，則此次搶答失敗，定時器顯示 00。 系統(tǒng)設計要點 系統(tǒng)設計主要包括硬件和軟件兩大部分，依據(jù)控 制系統(tǒng)的工作原理和技術性能，將硬件和軟件分開設計。硬件設計部分包括電路原理圖的設計、元器件的選擇、線路圖的繪制，然后對硬件進行調試、測試，以達到設計要求。軟件設計部分，首先在總體設計中完成系統(tǒng)總框圖和各模塊的功能設計，擬定詳細的工作計劃；然后進行具體設計，包括各模塊的流程圖，選擇合適的編程語言和工具，進行代碼 設計等；最后是對軟件進行調試、測試，達到所需功能要求。 在系統(tǒng)設計中設計方法的選用是系統(tǒng)設計能否成功的關鍵。硬件電路是采用結構化系統(tǒng)設計方法，該方法保證設計電路的標準化、模塊化。硬件電路的設計最重要的 選擇用于控制的單片機，并確定與之配套的外圍芯片，使所設計的系統(tǒng)既經濟又高性能。硬件電路設計還包括輸入輸出接口設計，詳細電路圖的繪制，并標出芯片的型號、器件參數(shù)值，根據(jù)電路圖在仿真機上進行調試，如若發(fā)現(xiàn)設計不當之處及時修改，最終達到設計目的。軟件設計的方法與開發(fā)環(huán)境的選取有著直接的關系，系統(tǒng)軟件設計采用模塊化系統(tǒng)設計方法，先編寫各個功能模塊子程序，然后進行組合與調整，經過調試后，達到設計功能要求。 大慶師范學院本科畢業(yè)論文（設計） 3 第三章 八路數(shù)字計時搶答器設計 工作原理 若接通電源，主持人將開關撥到 清除 位置，搶答器處于禁止 狀態(tài)， LED顯示器滅燈，設定時間顯示在定時器上；主持人按下“開始”按鈕，從而搶答器開始工作，定時器進行倒計時，揚聲器發(fā)出提示。選手在倒計時過程中進行搶答。其完成的任務有：揚聲器提示、編號顯示、編號鎖存、優(yōu)先判斷。一輪搶答完后，定時器完成定時工作，進行鎖存、在定時器上顯示出剩余時間。若想進行下次搶答須由主持人按動 清除 和 開始 開關。 a) 用脈沖振蕩電路產生標準時鐘信號 ,為系統(tǒng)提供 CLK信號 ,可由相關電路及石英晶體構成 ,放在 CPLD外實現(xiàn)。 b) 由解鎖開關按鍵 Reset實現(xiàn)主持人對電路的控制 ,當按下按鍵 時低電平有效。 c) 由開關陣列實現(xiàn) 8人搶答電路 ,有 8個上拉電阻、 8個按鍵，當按下按鍵時為低電平有效。 d) 蜂鳴器報警電路 ,送高、低電平時 ,蜂鳴器發(fā)出嗡鳴。 e) 用 3個共陰極 LED(發(fā)光二極管 )和 74LS245(驅動器 )來實現(xiàn)數(shù)碼顯示電路 ,放在CPLD外 ,分別顯示搶答選手號等。 f) CPLD的內部設計是倒計時搶答器設計的核心部分。鎖存模塊、編碼模塊、分頻模塊、鎖存 /解鎖及定時控制模塊、顯示譯碼驅動模塊等