【正文】 20212021 學(xué)年第 1 學(xué)期 物理與電子工程 學(xué)院 期末考試卷 《 EDA 技術(shù)及應(yīng)用 》 （課程論文等試卷樣式） 學(xué)號 : 202172020211 姓名 : 安曉春 班級 : 電子信息（ 1）班 成績： 評語： （考試題目及要求） VHDL語言設(shè)計一個正弦波信號發(fā)生器，采用 AD0832 芯片輸出波形，要求具有至少 100Hz、 1KHz、 10KHz 三段頻率設(shè)置功能和頻率微調(diào)功能。正弦波采樣點不能低于 10 個，測試其輸出信號波形不失真的最 低頻率和最高頻率值。 裝 訂 線 .................................................................................................................... 1 2. EDA 及系統(tǒng)硬件概述 ....................................................................................... 2 VHDL 語言 ............................................................................................... 2 Quartus II 軟件 ................................................................................... 3 DAC0832 的簡要介紹： ......................................................................... 3 ........................................................................................ 4 4. 主要功能的實現(xiàn)模塊如下： .......................................................................... 5 倍頻器模塊 ............................................................................................. 5 主程序模塊 ............................................................................................. 6 波形顯示模塊 ........................................................................................ 6 頻率顯示模塊 ......................................................................................... 7 5. 軟件仿真 .......................................................................................................... 7 ............................................................................................................ 8 編譯 ......................................................................................................... 8 引腳的鎖定 ............................................................................................ 9 編程下載 ............................................................................................... 10 硬件驗證 .............................................................................................. 10 波形顯示 .............................................................................................. 10 7. 總結(jié)與體會 .................................................................................................... 12 參考 文獻 .............................................................................................................. 12 附錄 ...................................................................................................................... 13 信號發(fā)生器是一種能夠產(chǎn)生多種波形，如三角波、方波、鋸齒波、正弦波的儀器。信號發(fā)生器在電路實驗和設(shè)備檢測以及通信、雷達、導(dǎo)航、宇航等領(lǐng)域有廣泛的應(yīng)用。正因為其在生活中應(yīng)用的重要性，人們它做了大量的研究，總結(jié)出了許多實現(xiàn)方式。可以基于 FPGA 、 VHDL、單片機、 DOS 技能、數(shù)字電路等多種方法實現(xiàn)。正弦波信號發(fā)生器是信號發(fā)生器的一種。可以實現(xiàn)信號發(fā)生器的一些基本功能。在本次 EDA課程設(shè)計中所要求的是采用 VHDL 來實現(xiàn)正弦波信號發(fā)生器。 設(shè)計的正弦波信號發(fā)生器所具有的功能如下： （ 1）電路的外部頻率為 40MHz，自己所設(shè)計的正弦信號發(fā)生器可產(chǎn)生 01KHz、1KHz~10KHz、 10KHz~1MHz 三檔頻率的信號； （ 2）具有頻率段選擇的功能； （ 3）在同一頻率檔內(nèi)，可實現(xiàn)頻率的加減； （ 4）在顯示波形的同時能夠進行頻率的調(diào)節(jié)； （ 5）能夠顯示正弦波 （ 6）能夠顯示頻 率值； （ 7）可用示波器進行波形的觀測。 2 2. EDA 及系統(tǒng)硬件概述 EDA 技術(shù)是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體 ,以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式 ,以計算機、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具 ,通過有關(guān)開發(fā)軟件 ,自動完成用軟件的方式設(shè)計的電子系統(tǒng)到硬件系統(tǒng)實現(xiàn) ,最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。 VHDL 語言 本次設(shè)計使用的是 VHDL 語言。 VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language，誕生于 1982 年。 1987 年底， VHDL 被 IEEE 和 美國國防部 確認為標準硬件描述語言。 VHDL作為一個規(guī)范語言和建模語言，隨著它的標準化，出現(xiàn)了一些支持該語言的行為仿真器。由于創(chuàng)建 VHDL的最初目標是用于標準文檔的建立和電路功能模擬，其基本想法是在高層次上描述系統(tǒng)和元件的行為。但到了 20世紀 90年代初 ，人們發(fā)現(xiàn)， VHDL不僅可以作為系統(tǒng)模擬的建模工具，而且可以作為電路系統(tǒng)的設(shè)計工具：可以利用軟件工具將 VHDL源碼自動地轉(zhuǎn)化為文本方式表達的基本邏輯元件連接圖，即網(wǎng)表文件。這種方法顯然對于電路自動設(shè)計是一個極大的推進。很快，電子設(shè)計領(lǐng)域出現(xiàn)了第一個軟件設(shè)計工具，即 VHDL邏輯綜合器，它可以標準地將 VHDL的部分語句描述轉(zhuǎn)化為具體電路實現(xiàn)的網(wǎng)表文件。 VHDL語言具有很強的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進行建模和描述，從而大大簡化了硬件設(shè)計任務(wù)，提高了設(shè)計效率和可靠性。 VHDL允許以下三種描述方式 ： （ 1）結(jié)構(gòu)描述：描述該設(shè)計單元的硬件結(jié)構(gòu)，即該硬件是如何構(gòu)成的。主要使用配置指定語句及元件例化語句描述元件的類型及元件的互連關(guān)系。 （ 2）行為描述：描述該設(shè)計單元的功能，即該硬件能做些什么。主要使用進程語句，以算法形式描述數(shù)據(jù)的變換和傳送。 （ 3）數(shù)據(jù)流方式：以類似于寄存器傳輸級的方式描述數(shù)據(jù)的傳輸和變換。主要使用并行的信號賦值語句，既表示了設(shè)計單元的行為，又表示了設(shè)計單元的結(jié)構(gòu)。 VHDL具有與具體硬件電路無關(guān)和與設(shè)計平臺無關(guān)的特性，并具有良好的電路行為描述和系統(tǒng)描述能力，并在語言易讀性和層次化結(jié)構(gòu)化 設(shè)計方面，表現(xiàn)了強 3 大的生命力和應(yīng)用潛力。因此， VHDL在支持各種模式的設(shè)計方法、自項向下與自底向上或混合方法方面，在面對當(dāng)今許多電子產(chǎn)品生命周期的縮短，需要多次重新設(shè)計以融入最新技術(shù)，改變工藝等方面都表現(xiàn)了良好的適應(yīng)性。用 VHDL進行電子系統(tǒng)設(shè)計的一個很大的優(yōu)點是設(shè)計者可以專心致力于其功能的實現(xiàn)，而不需要對不影響功能的工藝有關(guān)的因素花費過多的時間和精力。此外，它支持大規(guī)模設(shè)計的分解和己有設(shè)計的再利用，一個大規(guī)模設(shè)計不可能一個人獨立完成，它將由多個人甚至多個項目組共同完成。 VHDL中設(shè)計實體 (design entity)的概念、程序包 (package)的概念、設(shè)計庫 (library)的概念為設(shè)計的分解和設(shè)計的再利用提供了有力的支持 [4]。 VHDL 語言的特點是： VHDL 語言功能強大，設(shè)計方式多樣； VHDL 語言具有強大的硬件描述能力； VHDL 語言具有很強的移植能力； VHDL 語言的設(shè)計描述與器件無關(guān)； VHDL 語言程序易于共享和復(fù)用。 Quartus II 軟件 本設(shè)計中需要用到 Quartus II 。 Quartus II 是 Altera 公司 的綜合性 PLD/FPGA 開發(fā) 軟件 ，支持原理圖、 VHDL、 VerilogHDL 以及 AHDL（ Altera Hardware Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整 PLD設(shè)計流程。 Quartus II 支持 Altera 的 IP核，包含了 LPM/MegaFunction 宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度。對第三方 EDA工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三方 EDA 工具。 此外， Quartus II 通過和 DSP Builder 工具與 Matlab/Simulink 相結(jié)合，可以方便地實現(xiàn)各種 DSP 應(yīng)用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（ SOPC）開發(fā)，集系統(tǒng)級設(shè)計、 嵌入式軟件開發(fā) 、可編程邏輯設(shè)計于一體，是一種綜合性的開發(fā)平臺。 Altera Quartus II 作為一種可編程邏輯的設(shè)計環(huán)境 , 由于其強大的設(shè)計能力和直觀易用的接口，越來越受到 數(shù)字系統(tǒng)設(shè)計 者的歡迎。 DAC0832 的簡要介紹： DAC0832 是 8位分辨率的 D/A 轉(zhuǎn)換集成芯片， 轉(zhuǎn)換周期為 1μ s，其參考電壓與 +5 V 工作電壓相接 (實 用電路應(yīng)接精密基準電壓 )。 與微處理器完全兼容，這 4 個系列的芯片 以其價格低廉、接口簡單、轉(zhuǎn)換控制容易等優(yōu)點，單片機應(yīng)用系統(tǒng)中得到了廣泛的應(yīng)用。這類 D/A 轉(zhuǎn)換器由 8位輸入鎖存器， 8 位 DAC 寄存器，8位轉(zhuǎn)換電路及轉(zhuǎn)換控制電路構(gòu)成。 DAC0832 的使用，特將其應(yīng)用特性總結(jié)如下； DAC0832 是微處理器兼容型 D/A 轉(zhuǎn)換器，可以充分利用微處理器的控制能力實現(xiàn)對 D/A 轉(zhuǎn)換的控制這種芯片有許多控制引腳，可以和微處理器控制線相連，接受微處理器的控制，如 ILE、 /CS、 /WR1/WR /XFER 端。 DAC0832 的引腳 功能簡述如下： ILE: 數(shù)據(jù)鎖存允許信號，高電平有效，系統(tǒng)上己經(jīng)連接 +5V 上 WR：寫信號 1, 2，低電平有效。 CS：片選信號輸入線，低電平有效。 ILE：數(shù)據(jù)傳送控制信號，低電平有效。 XFER：基準電壓，可正，可負， 10~+10 V 。 Rfb:反饋電阻端。 IoutI/Iout2 CPIN11, PIN12)電流輸出 1和 2。 D/A 轉(zhuǎn)換量是以電流形式輸出的，所以必須將電流信號變?yōu)殡妷盒盘枴? AGND/DGND CPIN3, PIN10):模擬地與數(shù)字地。在高速情況下，此