【正文】 畢 業(yè) 設(shè) 計(jì)（論 文） 論文題目： 基于 VHDL 的數(shù)字鬧鐘設(shè)計(jì) 所屬系部： 指導(dǎo)老師： 職 稱： 學(xué)生姓名： 班級(jí)、學(xué)號(hào) : 專 業(yè)： 2 畢業(yè)設(shè)計(jì)（論文）任務(wù)書 題目： 基于 VHDL 的數(shù)字鬧鐘設(shè)計(jì) 任務(wù)與要求： 設(shè)計(jì)一個(gè)帶鬧鐘功能的 24 小時(shí)計(jì)時(shí)器。 完成功能： ：每隔 1 分鐘計(jì)時(shí) 1 次，并在顯示屏上顯示當(dāng)前時(shí)間。 功能： 如果當(dāng)前時(shí)間與設(shè)置的鬧鐘時(shí)間相同，揚(yáng)聲器發(fā)出蜂鳴聲。 時(shí)間： 年 月 日 至 年 月 日 共 周 所屬系部： 學(xué)生姓名： 學(xué) 號(hào)： 專業(yè)： 指導(dǎo)單位或教研室： 指導(dǎo)教師： 職 稱： 畢業(yè)設(shè)計(jì) (論文 )進(jìn)度計(jì)劃表 3 日 期 工 作 內(nèi) 容 執(zhí) 行 情 況 指導(dǎo)教師 簽 字 10月 08日 至 10月 09日 論文選題 完成 10月 10日 至 10月 17日 查找并搜集論文材料 完成 10月 18日 至 11月 08日 提交論文大綱給指導(dǎo)老師， 并進(jìn)行修改 完成 9 月 10 日 至 10月 10日 擬定論文提綱及框架， 編輯論文正文內(nèi)容 完成 10月 11日至 10月 21日 對(duì)論文進(jìn)行排版，修正 完成 10月 22日 至 12月 14日 提交論文給指導(dǎo)老師， 并進(jìn)行修改 完成 12月 15日 打印論文，交論文初稿 完成 教師對(duì)進(jìn)度計(jì)劃實(shí)施情況總評(píng) 簽名 年 月 日 本表作評(píng)定學(xué)生平時(shí)成績的依據(jù)之一。 基于 VHDL 的數(shù)字鬧鐘設(shè)計(jì) 【 摘要 】 隨著 EDA 技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大與深入， EDA 技術(shù)在電子信息、通信、 4 自動(dòng)控制及計(jì)算機(jī)應(yīng)用領(lǐng)域的重要性日益突出。 EDA 技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī)，在 EDA 工具軟件平臺(tái)上，對(duì)以硬件描述語言 VHDL 為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。本文介紹了基于 VHDL 硬件描述語言設(shè)計(jì)的多功 能數(shù)字鬧鐘的思路和技巧。在 Quartus 11 開發(fā)環(huán)境中編譯和仿真了所設(shè)計(jì)的程序，并逐一調(diào)試驗(yàn)證程序的運(yùn)行狀況。仿真和驗(yàn)證的結(jié)果表明，該設(shè)計(jì)方法切實(shí)可行，該數(shù)字鬧鐘可以實(shí)現(xiàn)調(diào)時(shí)定時(shí)鬧鐘功能具有一定的實(shí)際應(yīng)用性 。 關(guān)鍵詞： 數(shù)字 鬧鐘 FPGA VHDL Quartus II Abstract: With the EDA technology development and expansion of application fields and indepth, EDA technology in the electronic information, munication, automatic control and puter applications of growing importance. EDA technology is dependent on a powerful puter, the software platform in the EDA tools for the hardware description language VHDL description for the system logic means pleted design documents, automatically plete the test logic optimization and simulation, electronic circuit set up to achieve the system functionality. This article describes the VHDL hardware description language based on multifunction digital alarm clock design ideas and techniques. In the Quartus 11 piler and development environment designed to simulate the process, and one by one to debug verification process operating conditions. Simulation and verification results show that the design method is feasible, digital alarm clock can adjust the time when the alarm clock to play music with some practical application. Key words: Alarm Clock FPGA VHDL Quartus II 目 錄 1 選題背景 ...............................................................................................................................................................6 選題研究內(nèi)容 .............................................................................................................................................. 6 課題研究功能 課題研究功能 ................................................................................................................. 6 5 課題相關(guān)技術(shù)應(yīng)用 ..................................................................................................................................... 6 2 FPGA 簡介 .............................................................................................................................................................8 FPGA 概述 ..................................................................................................................................................... 8 FPGA 編程原理 ............................................................................................................................................ 8 FPGA 設(shè)計(jì)流程 ............................................................................................................................................ 9 3 總體設(shè)計(jì)思想 ................................................................................................................................................... 10 基本原理 ..................................................................................................................................................... 10 設(shè)計(jì)框圖 ..................................................................................................................................................... 10 4 設(shè)計(jì)步驟和調(diào)試過程 .......................................................................................................................................11 總體設(shè)計(jì)電路 .......................................................................................................................................... 11 模塊設(shè)計(jì)和相應(yīng)模塊程序 ...................................................................................................................... 12 仿真及仿真結(jié)果分析 ............................................................................................................................... 15 ............................................................................................................................................. 18 結(jié)束語 ..................................................................................................................................................................... 19 文 獻(xiàn) ..................................................................................................................................................................... 20 1 選題背景 選題研究內(nèi)容 設(shè)計(jì)一個(gè) 24 小時(shí)的鬧鐘，該鬧鐘由顯示屏、數(shù)字鍵、 TIME 鍵、 ALARM 鍵、 揚(yáng)聲器組成。 鬧鐘總體系統(tǒng)包括如下幾步分組成：用于鍵盤輸入預(yù)置數(shù)字的鍵盤緩沖器；用于 時(shí)鐘計(jì)數(shù)的計(jì)數(shù)器；用于保存鬧鐘時(shí)間的鬧鐘寄存器；用于顯示的七段數(shù)碼 顯示器及控制以上各個(gè)部分協(xié)同工作的鬧鐘控制器。 課題研究功能 課題研究功能 (1)顯示屏，由 4 個(gè)七段數(shù)碼管組成，用于顯示當(dāng)前時(shí)間 (時(shí)：分 )或設(shè)置的鬧鐘時(shí)間； (1)數(shù)字鍵，實(shí)現(xiàn) ‘0’ — ‘9’ 的輸入，用于輸入新的時(shí)間或新的鬧鐘時(shí)間； (2)TIME(時(shí)間 )鍵，用于確定新的時(shí)間設(shè)置； (3)ALARM(鬧鐘 )鍵，用于確定新的鬧鐘時(shí)間設(shè)置，或顯示已設(shè)置的鬧鐘時(shí)間； (4)揚(yáng)聲器，在當(dāng)前時(shí)鐘時(shí)間與鬧鐘時(shí)間相同時(shí)，發(fā)出蜂鳴聲 完成功能 (1)計(jì)時(shí)功能：這是本計(jì)時(shí)器設(shè)計(jì)的基本功能，每隔一分鐘計(jì)時(shí)一次，并在顯示屏上顯示當(dāng)前時(shí)間。 (2)鬧鐘功能：如果當(dāng)前時(shí)間與設(shè)置的鬧鐘時(shí)間相同，