【總結(jié)】1通信電路EDA課程項目基于VHDL語言的的電子鐘設(shè)計負責人:xxxxxxxxxxx成員:xxxxxxxxxxxxx、xxxxxxxxxxxx完成日期:xxxxxxxx2目錄1
2024-11-17 21:37
【總結(jié)】1基于VHDL的16位CPU設(shè)計一.設(shè)計要求:①完成一個16位CPU的頂層系統(tǒng)設(shè)計;完成其指令系統(tǒng)的規(guī)劃。②完成所有模塊的VHDL設(shè)計。③采用QuartusII完成所有模塊及頂層的仿真。④采用DE2FPGA系統(tǒng)完成整體CPU系統(tǒng)的驗證。二.CPU的概念CPU即中央處理單元的英文縮寫,它是計
2025-05-07 19:16
【總結(jié)】1EDA課程設(shè)計報告題目:簡易信號發(fā)生器姓名:XXX班級:10級通信一班學號:XXXXXXXXXXXX同組人:XXX指導老師:鄭亞民、董曉舟2目錄
2025-05-07 19:07
【總結(jié)】沈陽理工大學學士學位論文I摘要VHDL(即超高速集成電路硬件描述語言)是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的一種硬件描述語言,主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口,是電子設(shè)計自動化(EDA)的關(guān)鍵技術(shù)之一。它采用一種自上而下(top-down)的設(shè)計方法,即從系統(tǒng)總體要求出發(fā),自上至下地逐步將設(shè)計內(nèi)容細化,如劃分為若干
2025-05-07 20:30
【總結(jié)】1創(chuàng)新學分設(shè)計說明書創(chuàng)新學分設(shè)計題目:基于VHDL的時分復(fù)接器設(shè)計學院名稱:信息工程學院專業(yè):通信工程班級:090421
2025-05-07 18:57
【總結(jié)】《計算機組成原理》課程設(shè)計報告學院計通學院專業(yè)網(wǎng)絡(luò)工程班級學號學生姓名指導教師
2025-05-07 20:39
【總結(jié)】1《EDA仿真與實踐實習》學院:信息科學與工程學院課題名稱:硬件描述語言設(shè)計——基于VHDL的電子密碼鎖的設(shè)計班級:學生:學號:
2025-05-07 20:31
【總結(jié)】1摘要本系統(tǒng)是基于AT89C51單片機的數(shù)字式低頻信號發(fā)生器。采用AT89C51單片機作為核心控制,外圍采用數(shù)字/模擬轉(zhuǎn)換電路(DAC0832),運放電路(LM324),按鍵和8位數(shù)碼管等。通過按鍵控制可產(chǎn)生方波,正弦波,三角波等,同時用數(shù)碼管指示其對應(yīng)的頻率。其設(shè)計簡單,性能好,可用在多種需要低頻信號的場所,具有一定的
2025-05-07 19:20
【總結(jié)】1EDA技術(shù)課程設(shè)計論文題目基于VHDL語言的電子密碼鎖設(shè)計課程名稱EDA技術(shù)實訓院(系)電子通信工程學院專業(yè)
2025-05-07 19:05
【總結(jié)】Ⅲ目錄第一章緒論.......................................................................................................................1鎖相環(huán)(PLL)-全數(shù)字鎖相環(huán)(ADPLL)的發(fā)展過程.................
2024-11-07 21:37
【總結(jié)】長沙理工大學EDA技術(shù)與應(yīng)用課程設(shè)計報告課題:基于VHDL語言的鍵盤控制電路的設(shè)計(24)學院:計算機與通信工程學院組員姓名及學號:段強強(202154080326)雷淑英(202154080301)
2025-05-07 19:08
【總結(jié)】1基于VHDL的多功能數(shù)字鐘設(shè)計報告021215班衛(wèi)時章021214512一、設(shè)計要求1、具有以二十四小時制計時、顯示、整點報時、時間設(shè)置和鬧鐘的功能。2、設(shè)計精度要求為1秒。二、設(shè)計環(huán)境:QuartusII
2025-05-05 20:03
【總結(jié)】課程設(shè)計報告設(shè)計題目:基于VHDL語言的簡易數(shù)字鐘設(shè)計摘要隨著電子設(shè)計自動化技術(shù)(EDA)的進步,數(shù)字電路在實際生活當中已經(jīng)占據(jù)了重要的位置。在EDA技術(shù)中,最為矚目的是以現(xiàn)代電子技術(shù)為特征的邏輯設(shè)
2025-05-07 19:12
【總結(jié)】1基于VHDL的數(shù)字鐘程序設(shè)計author:盧術(shù)平add:中國e-mail:functiondescription:這是一個數(shù)字時鐘,可以調(diào)時間(兩種方法),可設(shè)置鬧鐘originality:每次可設(shè)置4個鬧鐘時間點shortage:由于按鍵抖動,給調(diào)時和設(shè)置時間帶來不便LIBRARYIEEE;LIBRARYWO
【總結(jié)】分類號密級UDC畢業(yè)設(shè)計基于VHDL的節(jié)日彩燈控制系統(tǒng)設(shè)計學生姓