【正文】 分類號 密級 UDC 畢 業(yè) 設(shè) 計 基于 VHDL 的節(jié)日彩燈控制系統(tǒng)設(shè)計 學(xué)生姓名 王子正 學(xué)號 202102305432 指導(dǎo)教師 王學(xué)玲 系（中心） 信息工程系 專 業(yè) 電子信息工程 年級 2021 級 論文答辯日期 2021 年 5 月 17 日 青 島 工 學(xué) 院 基于 VHDL的節(jié)日彩燈控制系統(tǒng)設(shè)計 完成日期： 指導(dǎo)教師簽字： 答辯小組成員簽字： I 基于 VHDL的節(jié)日彩燈控制系統(tǒng)設(shè)計 摘 要 隨著科學(xué)技術(shù)的發(fā)展 ,在現(xiàn)代生 活中 ,節(jié)日彩燈作為一種景觀裝飾被應(yīng)用的領(lǐng)域越來越廣泛。隨著電子技術(shù)的發(fā)展，應(yīng)用系統(tǒng)向著小型化、快速化、大容量、重量輕的方向發(fā)展， EDA 技術(shù)的應(yīng)用引起電子產(chǎn)品及系統(tǒng)開發(fā)的革命性變革。 VHDL 語言作為可編程邏輯器件的標(biāo)準(zhǔn)語言描述能力強(qiáng)，覆蓋面廣，抽象能力強(qiáng)，在實際應(yīng)用中越來越廣泛，也使人們可以從繁重的設(shè)計工作中解脫出來，提高設(shè)計效率，縮短產(chǎn)品研發(fā)周期。整個過程通過 EDA 工具自動完成，大大減輕了設(shè)計人員的工作強(qiáng)度，提高了設(shè)計質(zhì)量，減少了出錯的機(jī)會。 本次設(shè)計采用了自頂向下的設(shè)計方法，即從系統(tǒng)總體要求出發(fā)，自上至下 地將設(shè)計任務(wù)分解為不同的功能模塊，最后將各功能模塊連接形成頂層模塊，完成系統(tǒng)硬件的整體設(shè)計。本文闡述了基于 EDA 技術(shù)的多路彩燈控制器的設(shè)計與分析，并在 Quartus II 環(huán)境下采用 VHDL 語言實現(xiàn)，也得出了采用 CPLD 進(jìn)行產(chǎn)品開發(fā)可以靈活地進(jìn)行模塊配置，大大縮短了產(chǎn)品開發(fā)周期，也有利于產(chǎn)品向小型化，集成化的方向發(fā)展。論述了基于 VHDL 語言和 CPLD 芯片的數(shù)字系統(tǒng)設(shè)計思想和實現(xiàn)過程。 關(guān)鍵詞： EDA 技術(shù)； VHDL 語言； CPLD 芯片； 彩燈控制 II Based on VHDL festival lights control system design Abstract With the development of science and technology in the modern life, holiday lights as a landscape decoration application field is more and more widely. With the development of electronic technology, application system toward miniaturization, quickly, high capacity, light weight the direction of development, EDA and application of technology electronic products and system development caused by the revolutionary transformation. VHDL as a programmable logic devices standard language description, and a strong ability of coverage, abstract, and a strong ability in the actual application of more and more widely, also make people can from heavy design work freed, improve the design efficiency, reduce product development cycles. The whole process through the EDA tools automatically, greatly reduced design personnel working strength, improve the design quality and reducing the chance of error. The design has adopted the topdown design method, that is, from the demand of the whole system, since the earth to design task deposition for different function module and will last the function module connected to toplevel module, plete the integral design of the system hardware. This paper expounds the way technology based on EDA more lights controller design and analysis, and in Quartus II by VHDL implementation environment, out the CPLD for product development can be flexible to module configuration, greatly reducing the product development cycle, also be helpful for products to miniaturization, integrated the direction of development. Based on VHDL and discusses the CPLD digital system design thought and realization process. Keywords: EDA。 VHDL。 CPLD。 Lights control III 目 錄 1 緒論 ................................................................... 1 課題背景 .............................................................. 1 EDA 概述 ............................................................. 2 2 設(shè)計內(nèi)容和任務(wù) ....................................................... 3 功能描述 .............................................................. 3 設(shè)計原理 .............................................................. 3 3 具體設(shè)計過程 ......................................................... 5 模塊設(shè)計 .............................................................. 5 時序控制電路設(shè)計 ...................................................... 8 顯示模塊設(shè)計 .......................................................... 8 頂層模塊設(shè)計 .......................................................... 9 4 系統(tǒng)的物理實現(xiàn) ...................................................... 10 基于 VHDL 的系統(tǒng)實現(xiàn) ................................................ 10 時序控制模塊仿真波形 ............................................... 10 顯示模塊仿真波形 ................................................... 11 多路彩燈控制仿真波形 ............................................... 12 管腳連接對應(yīng)表 ....................................................... 12 硬件實物圖 ........................................................... 13 5 總結(jié) .................................................................. 15 參考文獻(xiàn) ............................................................... 16 致謝 .................................................................... 17 附錄 .................................................................... 18 基于 VHDL 的節(jié)日彩燈控制系統(tǒng)設(shè)計 1 1 緒論 課題背景 VHDL(Very High Speed Integrated Circuit Hardware Description Language,超高速集成電路硬件描述語言 )誕生于 1982年，是由美國國防部開發(fā)的一種快速設(shè)計 電路的工具，目前已經(jīng)成為 IEEE(The Institute of Electrical and Electronics Engineers)的一種工業(yè)標(biāo)準(zhǔn)硬件描述語言。相比傳統(tǒng)的電路系統(tǒng)的設(shè)計方法 ， VHDL 具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向 下 (Top to Down)和基于 庫 (LibraryBased)的設(shè)計的特點，因此設(shè)計者可以不必了解硬件結(jié)構(gòu)。從系統(tǒng)設(shè)計入手，在頂層進(jìn)行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計，在方框圖一級用 VHDL 對電路的行為進(jìn)行描述，并進(jìn)行仿真和糾錯，然后在系統(tǒng)一級進(jìn)行驗證，最后再用邏 輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，下載到具體的CPLD 器件中去，從而實現(xiàn)可編程的專用集成電路（ ASIC）的設(shè)計 。用 VHDL 語言進(jìn)行數(shù)字邏輯電路和數(shù)字系統(tǒng)的設(shè)計 ,是電子電路設(shè)計方法上的一次革命性變革 [3]。與傳統(tǒng)設(shè)計方法相比 ,VHDL 描述電路行為的算法有很多優(yōu)點 : (1) 設(shè)計層次較高用于較復(fù)雜的計算時 ,能盡早發(fā)現(xiàn)存在的問題 ,縮短設(shè)計周期 。 (2) 獨立實現(xiàn) ,修改方便 ,系統(tǒng)硬件描述能力強(qiáng) 。 (3) 可讀性好 ,有利于交流 ,適合于文檔保存 。 (4)