【總結(jié)】I目錄緒論............................................................11系統(tǒng)設(shè)計..........................................................1方案論證.......................................
2025-05-06 00:53
【總結(jié)】EDA課程設(shè)計題目:基于VHDL的串口設(shè)計院系:機電學(xué)院班級:電氣103姓名:張明軍學(xué)號:20200744113日期:—
2024-11-12 15:02
【總結(jié)】1引言隨著通信技術(shù)、數(shù)字電視、航空航天和遙控技術(shù)的不斷發(fā)展,對頻率源的頻率穩(wěn)定度、頻譜純度、頻率范圍和輸出頻率數(shù)量的要求也越來越高。為了提高頻率的穩(wěn)定度,經(jīng)常采用晶體振蕩器等方法來解決,但它很難產(chǎn)生多個頻率信號。而頻率合成技術(shù),可以通過對頻率進行加、減、乘、除運算,從
2025-06-27 18:40
【總結(jié)】目錄摘要Abstract第1章前言 1第2章直接數(shù)字頻率合成器(DDS)的概述 2DDS的基本結(jié)構(gòu) 2DDS的基本原理 2DDS的性能特點 3DDS的應(yīng)用 3第3章設(shè)計方案論證與分析 3信號模塊 3 3顯示模塊 3鍵盤輸入模塊 3系統(tǒng)各模塊的最終方案 3第4章系統(tǒng)總體設(shè)計 3
2025-06-22 08:41
【總結(jié)】XXX大學(xué)畢業(yè)設(shè)計(論文)防盜報警的設(shè)計年級:xxx級■本科學(xué)生學(xué)號:xxx學(xué)生姓名:xxx指導(dǎo)教師:xxx學(xué)生單位:信息工程學(xué)院技術(shù)職稱:講師學(xué)生專
2025-05-07 19:00
【總結(jié)】EDA設(shè)計論文題目基于VHDL秒表設(shè)計學(xué)院信息科學(xué)與工程學(xué)院專業(yè)電子信息工程班
2025-05-07 19:07
【總結(jié)】12/24小時數(shù)字鐘設(shè)計頂層圖12/24小時數(shù)字鐘設(shè)計頂層圖PIN_91VCCcontrl12_24INPUTPIN_90VCCS_HINPUTPIN_89VCCS_MINPUTPIN_88VCCS_SINPUTPIN_22VC
2025-05-07 19:10
【總結(jié)】《FPGA原理及應(yīng)用》結(jié)課論文題目基于VHDL的2FSK的信號發(fā)生器專業(yè)名稱通信工程班級學(xué)號學(xué)生姓名提交時間2020年12月13日設(shè)計題目:基于VHDL的2FSK的信號發(fā)生器一、設(shè)計實驗條件
2024-11-07 22:33
【總結(jié)】EDA小學(xué)期報告設(shè)計課題:四路搶答器學(xué)院:信息學(xué)院專業(yè)班級:姓名:學(xué)號:指導(dǎo)教師:職稱:講師日期:2021年12月17日
2025-05-05 20:03
【總結(jié)】畢業(yè)設(shè)計(論文)目錄1引言....................................................................22總體方案設(shè)計............................................................2方案一設(shè)計思想..
2025-05-05 21:59
【總結(jié)】智能搶答器的設(shè)計畢業(yè)論文專業(yè):電子測量技術(shù)與儀器
2025-05-07 20:46
【總結(jié)】《FPGA原理及應(yīng)用》結(jié)課論文題目基于VHDL的2FSK的信號發(fā)生器專業(yè)名稱通信工程班級學(xué)號學(xué)生姓名提交時間2012年12月13日設(shè)計題目:基于VHDL的2FSK的信號發(fā)生器一、設(shè)計實驗條件QuartusII開發(fā)環(huán)境二、設(shè)計目標(biāo)1.通過練習(xí),能夠較為熟練的運
2025-01-16 05:31
【總結(jié)】淮陰師范學(xué)院畢業(yè)設(shè)計1摘要:硬件描述語言HDL是EDA技術(shù)中的重要組成部分,VHDL是當(dāng)前最流行的硬件描述語言之一,此語言具有良好的可讀性、可移植性等特點。本設(shè)計主要是利用VHDL語言設(shè)計一個多功能信號發(fā)生器,根據(jù)輸入信號的選擇可以輸出方波、三角波、正弦波和階梯波4種信號,主要使用了Altera公司的QuartusII軟件
2024-12-04 00:59
【總結(jié)】專業(yè)課程設(shè)計報告題目:波形發(fā)生器的設(shè)計南昌航空大學(xué)信息工
2024-11-08 05:27
【總結(jié)】中北大學(xué)2012屆畢業(yè)設(shè)計說明書畢業(yè)設(shè)計說明書基于FPGA多功能波形發(fā)生器的設(shè)計第2
2025-06-26 15:10