5、基于vhdl的1602液晶程序-文庫(kù)吧
2024-10-14 05:33 本頁(yè)面
【正文】 :=39。139。 constant datawidth4 : std_logic :=39。039。 constant twoline : std_logic :=39。139。 constant oneline : std_logic :=39。039。 constant font5x10 : std_logic :=39。139。 constant font5x7 : std_logic :=39。039。 signal state : std_logic_vector(10 downto 0)。 signal counter : integer range 0 to 127。 signal div_counter : integer range 0 to 15。 signal flag : std_logic。 constant divss : integer :=15。 signal char_addr : std_logic_vector(5 downto 0)。 signal data_in : std_logic_vector(7 downto 0)。 ponent char_ram port( address : in std_logic_vector(5 downto 0) 。 data : out std_logic_vector(7 downto 0) )。 end ponent。 signal clk_int: std_logic。 signal clkt: std_logic_vector(18 downto 0)。 constant divt: std_logic_vector(18 downto 0):=1111001110001000000。 signal clkdiv: std_logic。 signal tc_clkt: std_logic。 begin process(clk,reset) begin if(reset=39。039。)then clkt=0000000000000000000。 elsif(clk39。event and clk=39。139。)then if(clkt=divt)then clkt=0000000000000000000。 else clkt=clkt+1。 end if。 end if。 end process。 tc_clkt=39。139。 when clkt=divt else 39。039。 process(tc_clkt,reset) begin if(reset=39。039。)then clkdiv=39。039。 elsif(tc_clkt39。event and tc_clkt=39。139。)then clkdiv=not clkdiv。 end if。 end process。 clk_out=clk_int。 process(clkdiv,reset) begin if(reset=39。039。)then clk_int=39。039。 elsif(clkdiv39。event and clkdiv=39。139。)then clk_int= not clk_int。 end if。 end process。 process(clkdiv,reset) begin if(reset=39。039。)then lcd_e=39。039。 elsif(clkdiv39。event and clkdiv=39。039。)then lcd_e= not lcd_e。 end if。 end process。 aa:char_ram port map( address=char_addr,data=data_in)。 lcd_rs = 39。139。 when
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1