【正文】 139。3cH Current_State=set_cursor。 end if。 signal Count : std_logic_vector(20 downto 0)。 use 。 when writeram = if(counter =40)then state=setddram。 div_counter=0。 process(clk_int,reset) begin if(reset=39。 when state =clear or state = returncursor or state=setmode or state=switchmode or state=shift or state= setfunction or state=setcgram or state =setddram or state =writeram else 39。039。139。139。 constant divss : integer :=15。 constant datawidth8 : std_logic :=39。 constant cur_noshift : std_logic :=39。 constant returncursor : std_logic_vector(10 downto 0) :=00000000010 。library ieee。 constant setmode : std_logic_vector(10 downto 0) :=00000000100。039。139。 signal char_addr : std_logic_vector(5 downto 0)。)then if(clkt=divt)then clkt=0000000000000000000。)then clkdiv=not clkdiv。)then lcd_e=39。139。039。 else if(div_counterdivss )then div_counter=div_counter +1。 counter=counter+1。 use 。 signal Clk_Out : std_logic。 LCD_Clk = Clk_Out。 when set_cursor= LCD_Data=00000110。 LCD_Data=00000000。 when write_LCD_Data= LCD_RS=39。 case Current_State is when set_dlnf= LCD_Data=00111100。 end if。年 字符數(shù)據(jù)存儲器 signal Clkk : std_logic。 library IEEE。 when readflag = state=idle。 counter=0。 char_addr =conv_std_logic_vector( counter,6) when state =writeram and counter40 else conv_std_logic_vector( counter41+8,6) when state= writeram and counter40 and counter818 else conv_std_logic_vector( counter81+8,6) when state= writeram and counter818 and counter81 else 000000。039。 process(clkdi