【正文】 等優(yōu)點。 第四，電子密碼鎖操作簡單，容易學會。第五，報警功能，當出現(xiàn)密碼輸入錯誤，火災(zāi)等情況時，密碼鎖會自動報警。 總之，密碼鎖已經(jīng)成為現(xiàn)代生活中不可或缺的一部分。 密碼鎖研究的意義和目的 數(shù)字密碼鎖在 20 世紀 30 年代已經(jīng)進入了人們的視野，但是當時的密碼鎖不僅體積巨大，而且沒有普及使用。隨著技術(shù)的發(fā)展， 20 世紀 80 年代密碼鎖已經(jīng)滲入到人們的生活中 。 我國的經(jīng)濟迅 速發(fā)展，人們的生活質(zhì)量顯著提高，人們對安全要求也越來越高，所以我國也積極開發(fā)數(shù)字密碼鎖的開發(fā)，使其能在人們的生活中普遍使用，為人們的生活帶來便利 。 本文采用 EDA 技術(shù)，基于 VHDL 語言設(shè)計數(shù)字密碼鎖。 VHDL 語言是一種用普通文本設(shè)計數(shù)字系統(tǒng)的硬件描述語言，本文通過對 VHDL 程序的編譯，功能仿真實現(xiàn)密碼鎖的功能。 采用可編程邏輯器件和 VHDL 語言設(shè)計的密碼鎖不僅可以預(yù)設(shè)密碼，修改密碼，而且保密性高，使用靈活，安全性數(shù)高；而且系統(tǒng)結(jié)構(gòu)簡單，成本低。 語言的特點 VHDL 語言簡介 基于 VHDL 的密碼鎖設(shè)計 5 VHDL 是 VeryHighSpeed Integrated Circuit Hardware Description Language 的簡稱， 誕生于 1982 年，被 IEEE 和美國國防部確認為標準硬件描述語言。 VHDL 語言除了含有硬件特征以外，它的風格和描述語言的句法更像是一種高級計算機語言。VHDL 語言的設(shè)計流程是將一個設(shè)計實體，也可以是原件，或者一個系統(tǒng)分成外部和內(nèi)部， 就是涉及實體的內(nèi)部功能和算法。對一個實體定義了外部界面以后，其他的設(shè)計就可以調(diào)用這個實體了。這種將實體分成外部和內(nèi)部的方法就叫做 VHDL 語言。 VHDL 語言的特點 VHDL 語言是一種大型的硬件描述語言。學習 VHDL 語言首先要學會 VHDL一些常用的編程語句，用來設(shè)計較為簡單的集成電路。學習 VHDL 最好是要掌握好 C 語言，除此之外，還要學習 VHDL 的一些結(jié)構(gòu)特點。 第一， VHDL 語言以行為描述見長，能夠抽象的描述實體的功能，這種過程，叫做行為描述。 第二， VHDL 語言是一種結(jié)構(gòu)化的語言，所以能從具體的角度描述電子器件的結(jié)構(gòu)功能，這種描述方法叫做結(jié)構(gòu)描述。 第三， VHDL 語言可以對電子實體進行軟件仿真 。 第四， VHDL 語言功能強大。 VHDL 語言可以用簡單的簡明的程序描述十分復(fù)雜的硬件電路。此外， VHDL 還可以同時支持異步電路，隨機電路，同步電路的設(shè)計實現(xiàn)，這是其他硬件語言無法比擬的。 VHDL 語言設(shè)計方法靈活多樣，它既支持自頂向下的設(shè)計方法，也支持自底向上的設(shè)計方式；它既支持層次化的設(shè)計方式，也支持模塊化的設(shè)計理念。 第五， VHDL 語言具有強大的硬件描述能力。 VHDL 既可以描述系統(tǒng)電路，也可以描述門電路。 基于 VHDL 的密碼鎖設(shè)計 6 第二章 密碼鎖系統(tǒng)的總體方案 密碼鎖設(shè)計的功能 論文的設(shè)計要求 （ 1） 本論文設(shè)計 4 位密碼，通過按鍵輸入，密碼正確，則密碼鎖打開；否則，密碼鎖鎖定。 （ 2） 初始密碼 在內(nèi)部設(shè)定，密碼可以任意設(shè)置。 （ 3）密碼輸入正確后，密碼鎖打開，此時可以修改密碼。 （ 3） 密碼不小心輸入錯誤，可以退出，從新輸入。 （ 4）本文密碼的位數(shù)可以根據(jù)需要修改。 2． 具體實現(xiàn) （ 1） 開始加電時，密碼鎖處于內(nèi)部設(shè)定狀態(tài)。 （ 2） 當輸入密碼與內(nèi)設(shè)密碼一置時， 密碼鎖打開 。輸入密碼過程中，如果輸入錯誤，可以按退出鍵，退出。 （ 3）本文可以在打開密碼鎖之后，按修改鍵，根 據(jù)需要修改密碼。 密碼鎖的設(shè)計總體 思路 密碼鎖的系統(tǒng)結(jié)構(gòu) 根據(jù) 的設(shè)計要求，設(shè)計了如圖 21 的圖形模塊。 1 2 3 4 5 6 7 8 9 0 Enter 鍵盤輸入電路 圖 21 密碼鎖的系統(tǒng)結(jié)構(gòu) 根據(jù)電子密碼鎖的設(shè)計要求，本文設(shè)計兩個模塊，一個鍵盤輸入模塊，一個主控制模塊。 本此設(shè)計的密碼輸入是串行輸入的，因此在鍵盤輸入模塊設(shè)置了一個臨時的寄存 控制電路 輸出 基于 VHDL 的密碼鎖設(shè)計 7 器，鍵盤每輸入一個值，將此值存在其中，當符合某些條件是，將密碼輸入值傳送給 q。 鍵盤輸入模塊： 鍵盤輸入模塊 由 q[9..0]輸入，通過模塊軟件中的 a， b， c 控制鍵使分別對應(yīng)到 q1,q2,q3,q4. 主控制模塊：初始密碼由主控制模塊設(shè)定，主控制模塊中含有判定系統(tǒng)，比較輸入密碼與初始密碼；當密碼打開以后，主控制模塊也可以通過修改密碼按鈕修改密碼。 基于 VHDL 的密碼鎖設(shè)計 8 第三章 密碼鎖的硬件原理及程序 密碼鎖的 鍵盤輸入框圖 圖 31 鍵盤輸入框圖 如圖 31 所示，輸入信號由 q[9..0]提供， 輸入為四位密碼， p1[3..0], p2[3..0], P3[3..0], p4[3..0]為相應(yīng)的輸入四位密碼， esc 為退出鍵，低電平有效。 密碼鎖的 主控制模塊框圖 圖 32 控制模塊框圖 密碼鎖的主控制模塊如圖 32 所示， vc 為初始密碼控制鍵， m 為密碼修改控制鍵， Enter 為輸入密碼后的確認鍵， esc 為退出鍵， key[15..0]為十六位的二進制密碼輸入， 基于 VHDL 的密碼鎖設(shè)計 9 L 為輸出鍵。 密碼鎖的 完整框圖 圖 33 密碼鎖的完整框圖 密碼鎖的完整框圖如圖所示：當 esc 為高電平時通過鍵盤 q[9..0]輸入四位密碼，通過 模塊 ru 將先后輸入的四位密碼分別對應(yīng)到相應(yīng)的 p1[3..0], p2[3..0],P3[3..0], p4[3..0]。 p1[3..0], p2[3..0],P3[3..0], p4[3..0]與 xia 模塊中的 key[15..0]相連接， 輸入后的密碼與模塊中的初始密碼相比較，如果輸入正確，則密碼鎖打開；如果輸入不正確密碼鎖鎖定。當密碼鎖打開以后，通過 m 控制鍵可以修改密碼， l 為輸出，當密碼鎖打開時， m 為 1；當密碼鎖鎖定時， m 為 0. 密碼鎖 的程序 鍵盤輸入模塊 程序 LIBRARY IEEE。 USE 。 USE 。 USE 。 ENTITY ru IS PORT( esc: IN STD_LOGIC。 esc 為退出控制鍵 。 基于 VHDL 的密碼鎖設(shè)計 10 q: IN STD_LOGIC_VECTOR(9 DOWNTO 0)。 q 為鍵盤輸入 。 p1,p2,p3,p4: out integer range 0 to 9)。 p1， p2， p3， p4 為輸入密碼的顯示 。 END ENTITY ru。 ARCHITECTURE behave OF ru IS SIGNAL a:STD_LOGIC_VECTOR(1 DOWNTO 0)。 a 是鍵盤按鈕控制 。 signal b:STD_LOGIC。 b是 鍵盤數(shù)字的相或 。 signal c:integer range 0 to 9。 c 是鍵盤輸入的臨時存貯器 。 BEGIN b=q(0) or q(1) or q(2) or q(3) or q(4) or q(5) or q(6) or q(7) or q(8) or q(9)。 t0: process (q) begin if q=0000000001 then c=0。 當 q 為 0 時， c 為 0。 elsif q=0000000010 then c=1。 當 q 為 1 時， c 為 1。 elsif q=0000000100 then c=2。 當 q 為 2 時， c 為 2。 elsif q=0000001000 then c=3。 當 q 為 3 時， c 為 3。 elsif q=0000010000 then c=4。 當 q 為 4 時， c 為 4。 elsif q=0000100000 then c=5。 當 q 為 5 時， c 為 5。 elsif q=0001000000 then c=6。 當 q 為 6 時， c 為 6。 elsif q=0010000000 then c=7。 當 q 為 7 時， c 為 7。 elsif q=0100000000 then c=8。 當 q 為 8 時， c 為 8。 elsif q=1000000000 then c=9。 當 q 為 9 時， c 為 9。 end if。 基于 VHDL 的密碼鎖設(shè)計 11 end process t0。 t1: process (b,c,esc) begin if esc=39。039。 then 當 esc 為低電平時， p1， p2， p3， p4為 0。 p1=0。 p2=0。 p3=0。 p4=0。 elsif b39。event and b=39。039。 then 當 b 為低電平時，給 p1， p2， p3，p4 賦值 。