集成電路設(shè)計與制造的主要流程(ppt77)-生產(chǎn)制度表格(已改無錯字)
2022-09-30 11:21:31 本頁面
【正文】 布線的自由度增大 ? 較高的芯片利用率和連線布通率 ? 依賴于標(biāo)準(zhǔn)單元庫， SC庫建立需較長的周期和較高的成本，尤其工藝更新時 ?適用于中批量或者小批量但是性能要求較高的芯片設(shè)計 積木塊設(shè)計方法： BBL方法 （通用單元設(shè)計方法） ?布圖特點：任意形狀的單元 （ 一般為矩形或 “ L”型 ） 、 任意位置 、 無布線通道 ?BBL單元：較大規(guī)模的功能塊 （ 如 ROM、 RAM、ALU或模擬電路單元等 ） ， 單元可以用 GA、 SC、PLD或全定制方法設(shè)計 ?設(shè)計過程：可以基于 Foundry提供的單元庫，更提倡用自己的單元庫 平面布置：影響延遲的單元靠近安放 軟件預(yù)估性能 詳細(xì)布圖 后仿真 ? BBL方法特點：較大的設(shè)計自由度，可以在版圖和性能 上得到最佳的優(yōu)化 ?布圖算法發(fā)展中：通道不規(guī)則，連線端口在單元四周，位置不規(guī)則 可編程邏輯器件設(shè)計方法（ PLD方法） ?概念： 用戶通過 生產(chǎn)商提供的通用器件 自行進行現(xiàn)場編程和制造，或者通過對與或矩陣進行掩膜編程，得到所需的專用集成電路 ?編程方式： ? 現(xiàn)場編程： 采用熔斷絲、電寫入等方法對已制備好的PLD器件實現(xiàn)編程，不需要微電子工藝，利用相應(yīng)的開發(fā)工具就可完成設(shè)計，有些 PLD可多次擦除，易于系統(tǒng)和電路設(shè)計。 ? 掩膜編程： 通過設(shè)計掩膜版圖來實現(xiàn)所需的電路功能，但由于可編程邏輯器件的規(guī)則結(jié)構(gòu)，設(shè)計及驗證比較容易實現(xiàn)。 ?可編程邏輯器件分類 ROM、 EPROM、 EEPROM、 PLA、 PAL、GAL ? 可編程邏輯陣列（ PLA）： 實現(xiàn)數(shù)字邏輯 ? 基本思想：組合邏輯可以轉(zhuǎn)換成與 或邏輯 ? 基本結(jié)構(gòu)： 舉例： 盡量采用“或非”門 baabO ??1babaO ??2nn xxxxxxxxO ???????? ???? 321321時鐘2O2O1時鐘1a bVDDVDDP M O S 管 N M O S 管可編程陣列邏輯 (PAL) 和通用陣列邏輯 (GAL) ?PAL： 固定或矩陣 （ 八個輸入端即可滿足邏輯組合要求 ） ， 可編與矩陣 （ 輸入項可增多 ） ? 結(jié)構(gòu)簡化 、 工藝簡單 ? 現(xiàn)場編程 ? 不同輸出結(jié)構(gòu)選用不同的 PAL器件 ?GAL： 固定或矩陣： 浮柵工藝： 控制柵上施加足夠高的電壓且漏端接地時，浮柵上將存儲負(fù)電荷，當(dāng)控制柵接地而漏端加適當(dāng)?shù)恼妷簳r，浮柵將放電，實現(xiàn)了電編程；具有不揮發(fā)性，掉電后不用重新編程 ? 提高可編程速度和器件速度 ? 電擦寫，可重復(fù)編程，不需要窗口式的封裝 ? 輸出邏輯單元有一些考慮：可編程可重新配置 ? 具有安全保護單元 ? 編程方式：現(xiàn)場編程 ? PAL 和 GAL的器件密度較低，幾百門 ?近年來出現(xiàn)高密度可編程邏輯器件 HDPLD、 系統(tǒng)內(nèi)編程邏輯器件 ISPLD Lattice的 pLSI1000,2020,3000系列， 14000門 ? HDPLD： ? 集總布線區(qū)（ GRP： global routing pool）： 用于內(nèi)部邏輯連接 ? 四周通用邏輯塊（ GLB）、 輸出布線區(qū)（ ORP：GLB輸出與管腳之間互連）輸入總線 IB ? 可實現(xiàn)高速控制器等， DSP、 數(shù)據(jù)加密等子系統(tǒng) ?系統(tǒng)內(nèi)編程邏輯器件 ISPLD（ in systemprogrammable logic device ）： 帶串行接口及使能端（用作串口或正常信號端） 串行口：數(shù)據(jù)輸入、數(shù)據(jù)輸出、時鐘、模式選擇 ? 具有 GAL和 HDPLD的可編程、再配置功能 ? 可編程、再配置在系統(tǒng)內(nèi)或 PCB板上進行 ? 消除管腳多次彎曲 ? 易于進行電路版級測試 ? 一塊電路板有不同功能：硬件軟件化 現(xiàn)場可編程門陣列 (FPGA) （ 邏輯單元陣列） ?集成度高，使用靈活，引腳數(shù)多 (可多達(dá) 100多條 )，可以實現(xiàn)更為復(fù)雜的邏輯功能 ? 不是與或結(jié)構(gòu)，以可配置邏輯功能塊（ configurable logic block） 排成陣列，功能塊間為互連區(qū)，輸入 /輸出功能塊 IOB ?可編程的內(nèi)部連線：特殊設(shè)計的通導(dǎo)晶體管和可編程的開關(guān)矩陣 ? CLB、 IOB的配置及內(nèi)連編程通過存儲器單元陣列實現(xiàn) ?現(xiàn)場編程 ? XILINX： 用 SRAM存儲內(nèi)容控制互連：允許修改 配置程序 —— 存儲器單元陣列中各單元狀態(tài) ——控制 CLB的可選配置端、多路選擇端 控制 IOB的可選配置端 控制 通導(dǎo)晶體管的狀態(tài)和開關(guān)矩陣的連接關(guān)系 ? ACTEL： 可熔通的點，不可逆，易于保密 ?適用： 200塊以下的原型設(shè)計 ? PLD和 FPGA設(shè)計方法的特點 ? 現(xiàn)場編程： 功能 、 邏輯設(shè)計 網(wǎng)表 編程文件 PLD器件 ? 掩膜編程： PLA版圖自動生成系統(tǒng) ， 可以從網(wǎng)表直接得到掩膜版圖 ? 設(shè)計周期短 ， 設(shè)計效率高 ， 有些可多次擦除 ，適合新產(chǎn)品開發(fā) 編程軟件 硬件編程器 FPGA的轉(zhuǎn)換 ? FPGA轉(zhuǎn)換到門陣列，降低價錢 ? 網(wǎng)表轉(zhuǎn)換，用布局布線后提出的網(wǎng)表及庫單元映射
高考資料相關(guān)推薦
鄂ICP備17016276號-1