【正文】 集合，英文名稱是Package。你可以使用語句說明使用的軟件包組。常用的兩個下面的語句,例如,其他語句引用其他書籍。那如果陳述表可讀性好，很簡單?！? “不操作條件，只相當于“然后”。【New Project Wizard】創(chuàng)建一個新的項目。圖7 New Project對話框【View】：這個按鈕可以全屏顯示或各種窗開關(guān)，開關(guān)包括一個層次結(jié)構(gòu)窗口，狀態(tài)窗口，窗口消息。圖9 processing電路設(shè)計【Start Compilation】開始的按鈕開始全編譯過程點，包括集成電路設(shè)計，分析適應，程序集的文件工作，時序分析，【tools】菜單【tools】菜單的功能是【run EDA timing analyzer tool】選項：時序分析工具在EDA上運行，EDA此時是作為第三方仿真工具。其中，選擇好我們選擇的保存路徑，輸入的工程名可以名為wei deng，我們只是進行功能和時序仿真，所以在此界面上只單擊【Finish】即可。而后在選擇VHDL File就行了。 第五章 系統(tǒng)仿真編譯結(jié)果：圖11 編譯結(jié)果編譯的過程：我們打開Quartus II在桌面軟件點擊文件按鈕【File】向?qū)Ш簏c擊【New】，再點擊【New Project Wizard】。然后就可以來建立VHDL程序文件，此時的操作為【File】，【New】操作為打開新建文件。仿真過程及步驟：首先我們應該點擊按鈕為【File】【New OtherFiles】【VectorWaveformFilter】在單擊此界面的OK建就行，然后再此界面上的name下單擊鼠標右鍵InsertInsert Nodoe or BusNodeFinder，之后在Filter：之中選擇Pins：allList單擊符號添加所有引腳OKOK設(shè)置好電平后保存。進行時序仿真和功能仿真差不多步驟。功能仿真的波形圖如下所示：圖12 波形圖由上圖仿真的波形可以看出：當左、右信號都無效時，則6個燈全滅；當左、右信號都有效時全亮；當左信號有效、右信號無效時，左邊3個燈從右到左依次亮滅，右邊燈全滅；當右信號有效、左信號無效時，右邊3個燈從左到右依次亮滅，左邊燈全滅；完全與功能表一致。在計劃主題選擇后猶豫以及繁復的設(shè)計過程階段,如提高思考和編程能力，更加深了我對硬件描述語言這門課的理解和學習。此次設(shè)計我們了解了僅僅是書本上的學問是不夠的，還應當加強自身的動手能力，將我們所接觸的理論應用于到實際中去，才能學到真實的知識。設(shè)計不僅是一個機會，學習新的知識，新的方法，在全面考察和檢討我們的知識，讓我們了解缺陷的知心朋友，為了檢查。通過設(shè)計,我們也積攢了的經(jīng)許多的驗。使用VHDL語言方便、靈活。本設(shè)計不足之處就是還不能夠在一個模塊上控制左轉(zhuǎn)，右轉(zhuǎn)及剎車，只是做了仿真，沒有進行實物的制作，后期還需要進一步的研究。這四年來感謝學院的老師對我專業(yè)思維及專業(yè)技能的培養(yǎng)，他們在學業(yè)上的心細指導為我工作和繼續(xù)學習打下了良好的基礎(chǔ)，在這里我要像諸位老師深深的鞠上一躬！特別是我的輔導員，雖然他不是我的專業(yè)老師，但是在這四年來，在思想以及生活上給予我鼓舞與關(guān)懷讓我走出了很多失落的時候，“明師之恩，誠為過于天地，重于父母”，對鄭老師萬分感激，向鄭老師致以感謝！感謝這四年來朋友以及電科二班的三十多位同學對我的學習，和各方面的支持和關(guān)心。USE 。 LP,RP,LR,BRAKE_LED,NIGHT_LED:OUT STD_LOGIC)。ARCHITECTURE ART OF CTRL ISBEGIN NIGHT_LED=NIGHT。 PROCESS(LEFT,RIGHT) VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0)。 RIGHT。039。039。039。039。139。039。139。039。039。039。039。139。 END PROCESS。2時鐘分頻模塊LIBRARY IEEE。USE 。 CP:OUT STD_LOGIC)。ARCHITECTURE ART OF SZ ISSIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0)。EVENT AND CLK = 39。THEN COUNT = COUNT + 1。 END PROCESS。END ART。USE 。 LEDR,LEDB,LEDN: OUT STD_LOGIC)。ARCHITECTURE ART OF RC ISBEGIN LEDB=BRAKE。 PROCESS(CLK,RP,LR) BEGIN IF CLK39。139。039。039。039。139。 ELSE LEDR =39。 END IF。 END PROCESS。4左邊燈控制模塊LIBRARY IEEE。ENTITY LC IS PORT(CLK,LP,LR,BRAKE,NIGHT:IN STD_LOGIC。END。 LEDN=NIGHT。EVENT AND CLK = 39。 THEN IF(LR =39。)THEN IF(LP = 39。)THEN LEDL=39。 ELSE LEDL=39。 END IF。039。 END IF。END ART?？梢蕴峁┙o照明使用編寫VHDL程序代碼根據(jù)以上汽車尾燈控制邏輯功能表和控制電路原理框圖可以編寫出汽車尾燈控制電路的VHDL程序代碼如下：LIBRARY IEEE。use 。 端口說明 rightdeng:OUT STD_LOGIC_VECTOR(2 DOWNTO 0)。END ENTITY weideng。 SIGNAL rightd:STD_LOGIC_VECTOR(1 DOWNTO 0)。EVENT AND clk=39。THEN IF rightd=01THEN 右信號 rightd=11。 END IF。 ELSE leftd=(leftd1)。 END IF。proout:PROCESS(clk,tright,tleft,rightd,leftd)BEGIN IF clk39。139。139。 CASE rightd IS 右邊燈的亮滅狀態(tài) WHEN01=rightdeng=001。 WHEN11=rightdeng=100。 END CASE。039。 右邊3個燈全滅 END IF。139。 CASE leftd IS 表示左邊燈的亮滅狀態(tài) WHEN01=leftdeng=100。 WHEN11= leftdeng=001。 END CASE。039。 左邊3個燈全滅 END IF。 IF tleft=39。AND tright=39。 THEN 左右有效6個燈全亮 leftdeng=111。 ELSIF tright=39。AND tleft=39。THEN 都無效時6個燈全滅 leftdeng=000。 END IF。END qic