【正文】 。139。end if。 1960 when 010 = reg1:=reg2*980。 392 392 reg1:=reg2*196。 196 when 000 = when others=null。 d1:=0000。d3:=0000。 d5:=0000。 current_state1=st2。d1:=d1+1。d2:=d2+1。d3:=d3+1。d4:=d4+1。 d5:=d5+1。 d6:=d6+1。 end if。 dd1=d1。dd3=d3。dd5=d5。 current_state1=st0。 end case。 end if。 end Behavioral。 use 。 use 。 use 。 delay:integer:=100)。 d1,d2,d3,d4,d5,d6: in std_logic_vector(3 downto 0)。 lcdrw : out std_logic。 data : inout std_logic_vector(7 downto 0) )。 architecture Behavioral of lcd is type state is (set_dlnf,clear_lcd,set_cursor,set_dcb,set_location_cgram,write_data_cgram,set_location,write_data, set_location2,write_data2)。 type ram is array(0 to 31) of std_logic_vector(7 downto 0)。 type ram1 is array(0 to 23) of std_logic_vector(7 downto 0)。表 type ram2 is array(0 to 2) of std_logic_vector(7 downto 0)。 signal data1,data2,data3,data4,data5,data6: std_logic_vector(7 downto 0)。 begin process(clk) fen pin 500hz variable t:integer range 5000 downto 0。 begin if rising_edge(clk) then if t=N then t:=0。 else t:=t+1。 end if。 end process。 when 0001= data1=00110001。 when 0011= data1=00110011。 when 0101= data1=00110101。 when 0111= data1=00110111。 when 1001= data1=00111001。 when others= data1=00100000。 end if。 process(clk500) yima begin if rising_edge(clk500) then case d2 is when 0000= data2= 00110000。 when 0010= data2=00110010。 when 0100= data2=00110100。 when 0110= data2=00110110。 when 1000= data2=00111000。 when 1111= data2=00100000。 end case。 end process。 when 0001= data3=00110001。 when 0011= data3=00110011。 when 0101= data3=00110101。 when 0111= data3=00110111。 when 1001= data3=00111001。 when others= data3=00100000。 end if。 process(clk500) yima begin if rising_edge(clk500) then case d4 is when 0000= data4= 00110000。 when 0010= data4=00110010。 when 0100= data4=00110100。 when 0110= data4=00110110。 when 1000= data4=00111000。 when 1111= data4=00100000。 end case。 end process。 when 0001= data5=00110001。 when 0011= data5=00110011。 when 0101= data5=00110101。 when 0111= data5=00110111。 when 1001= data5=00111001。 when others= data5=00100000。 end if。 process(clk500) yima begin if rising_edge(clk500) then case d6 is when 0000= data6= 00110000。 when 0010= data6=00110010。 when 0100= data6=00110100。 when 0110= data6=00110110。 when 1000= data6=00111000。 when 1111= data6=00100000。 end case。 end process。dataram(1)=00100000。 dataram(3)=00100000。dataram(5)=00100000。 dataram(7)=00000000。dataram(9)=00000010。dataram(11)=00100000。 dataram(13)=00100000。dataram(15)=00100000。dataram(17)=00000001。 dataram(19)=data2。dataram(21)=data3。dataram(23)=data5。 dataram(25)=01010110。dataram(27)=00100000。dataram(29)=00100000。 dataram(31)=00100000。dataram(1)=00100000。 dataram(3)=00100000。dataram(5)=00100000。 dataram(7)=00000000。dataram(9)=00000010。dataram(11)=00100000。 dataram(13)=00100000。dataram(15)=00100000。dataram(17)=00000001。 dataram(19)=data1。dataram(21)=00101110。dataram(23)=data4。 dataram(25)=data6。 dataram(27)=00100000。dataram(29)=00100000。 dataram(31)=00100000。 end if。 divider:process(clk,reset) variable t:integer range 0 to 10000。039。 elsif rising_edge(clk)then t:=t+1。139。039。 if t=2*N then t:=0。 end if。 controll:process(clkk,reset,current_state) variable tt:integer range 0 to 1000。 begin if reset=39。then current_state=set_dlnf。t2:=0。039。039。039。 tt:=tt+1。139。039。 if tt=delay*3 then current_state=clear_lcd。 end if。039。039。039。 tt:=tt+1。139。039。 if tt=delay*3 then current_state=set_cursor。 end if。039。039。039。 tt:=tt+1。139。039。 if tt=delay*9 then current_state=set_dcb。 end if。039。039。039。 tt:=tt+1。139。039。 if tt=delay*3 then current_state=set_location_cgram。 end if。039。039。039。 tt:=tt+1。139。039。 if tt=delay*3 then current_state=write_data_cgram。 end if。039。139。039。 tt:=tt+1。139。039。 if tt=delay*3 then current_state=write_data_cgram。 t2:=t2+1。 else t2:=0。 end if。039。039。039。 tt:=tt+1。139。039。 if tt=delay*3 then current_state=write_data。 end if。039。139。039。 tt:=tt+1。139。039。 if tt=delay*3 then current_state=write_data。 t2:=t2+1。 else current_state=set_location2。 when set_location2= lcden=39。 lcdda=39。 lcdrw=39。 data=11000000。 if ttdelay and tt=delay*2 thendelay 200us lcden=39。 else delay 200us lcden=39。 end if。 tt:=0。 when write_data2= lcden=39。 lcdda=39。 lcdrw=39。 if t2=31 then data=dataram(t2)。 if ttdelay and tt=delay*2 thendelay