【正文】 了晃 動(dòng)，在一段頻率范圍內(nèi)不能穩(wěn)定。 具體程序見附錄。利用了 ADC0908的四個(gè)通道。 波形選擇模塊 程序見附錄 。程序見附錄。實(shí)際結(jié)果即為在顯示器上顯示被測(cè)結(jié)果乘以其適當(dāng)檔位。 圖 三角波、矩形波、鋸齒波發(fā)生器及相位累加器 程序流程 頻率測(cè)量 一共采用八位計(jì)數(shù)，理論上可計(jì) 50MHz以內(nèi)的所有頻率。 三角波、矩形波、鋸齒波發(fā)生器及相位累加器 三角波、矩形波、鋸齒波發(fā)生器及相位累加器 集成于同一個(gè)模塊中，程序流程圖如圖 所示。 y=*sin(x)+。具體電路如下： 圖 整形電路 第三章 軟件設(shè)計(jì) 正弦波合成器設(shè)計(jì) 正弦波波形數(shù)據(jù)產(chǎn)生 利用 計(jì)算波形數(shù)據(jù)，程序及結(jié)果如下： step=2*pi/1023。 再將方波送入 FPGA 進(jìn)行處理。 以此使輸入波形只有達(dá)到某個(gè)電壓時(shí)才導(dǎo)通，導(dǎo)通后輸出即為低電平。 本電路采用三極管來(lái)完成。 模 數(shù) 轉(zhuǎn)換電路設(shè)計(jì) 為了能很好的測(cè)量波形的幅度，將各種波形送入 AD0809 進(jìn)行 模 數(shù) 轉(zhuǎn)換，得到相應(yīng)的數(shù)字代碼，然后送入 FPGA處理，并顯示出來(lái)。 此種方法比較智能化，不需要人為的去選擇檔位。使用有限狀態(tài)機(jī)設(shè)計(jì)，可以減少大量的按鍵，操作簡(jiǎn)單。 波形選擇模塊與鍵盤控制模塊設(shè)計(jì) 波形選擇用于按鍵選擇輸出的波形類型，采用一個(gè)按鍵，每按一次變換一種波形，選到最后一個(gè)之后又重頭開始。實(shí)際電路圖如圖所示。本系統(tǒng)采用的是DAC0832，電流建立時(shí)間為 1μs，在最高頻率點(diǎn)，一個(gè)周期輸出 64 點(diǎn)，因此極限頻率大約是 ，本系統(tǒng)的設(shè)計(jì)為 。 GND3GND10Vcc20Iout111lsbDI07Iout212DI16DI25Rfb9DI34DI416Vref8DI515DI614msbDI713ILE19WR218CS1WR12Xfer17U2DAC0832VCCVCCVCCU6U7U551pfU451pfVCCVCC12V+12VI/O163I/O164I/O165I/O166I/O167I/O168I/O169I/O173I/O174I/O175NOT177I/O178I/O179I/O180I/O181I/O187I/O188I/O189I/O191I/O192I/O193I/O194NOT195I/O198I/O176I/O199I/O200I/O201I/O202I/O203I/O204I/O205I/O206NOT207NOT208NOT209VCC210NOT211GND212NOT2132kXILINX160_163213VCC32184U8ALM39332184U3ALM39312V12J1CON2VCC12J2CON2VCCOUT12J4CON2+12v12vGND3GND10Vcc20Iout111lsbDI07Iout212DI16DI25Rfb9DI34DI416Vref8DI515DI614msbDI713ILE19WR218CS1WR12Xfer17U1DAC0832 幅度調(diào)節(jié)模塊的設(shè)計(jì) 在幅度控制上，采用了雙 D/A轉(zhuǎn)換來(lái)實(shí)現(xiàn)幅度調(diào)節(jié)，第一級(jí)的 D/A的電壓輸出作為第 圖 雙 DA調(diào)節(jié) 二 級(jí) D/A 轉(zhuǎn)換的參考電壓，其中第一級(jí)的輸出電壓值可由鍵盤設(shè)置，以此來(lái)控制信號(hào)的輸出電壓。由式（ 21）舉例說(shuō)明累加器位數(shù)不同產(chǎn)生的差異： )(132104857633554432 HzSS ??? 式 (23) )(13355443233554432 HzSS ?? 式 (24) 式（ 24）產(chǎn)生的波形將遠(yuǎn)遠(yuǎn)優(yōu)于式 (23)，更優(yōu)于我們現(xiàn)在所得到的波形，最高頻率可提高幾倍。不過(guò)，即使這樣，得到的波形依然很平滑，可以滿足設(shè)計(jì)要求。 因此，只要控制 S的值就可以準(zhǔn)確地實(shí)現(xiàn)頻率步進(jìn)為 10Hz的等步進(jìn)調(diào)頻。輸出波形的頻率可由式（ 21）計(jì)算： Skff N osc ??? 20 式（ 21） 其中， fosc為晶振頻率， k 為分頻系數(shù)， N 為相位累加器位數(shù)， S 為相位累加器步長(zhǎng)。 頻率與幅度調(diào)節(jié)的原理及實(shí)現(xiàn) 頻率等步進(jìn)調(diào)節(jié)的實(shí)現(xiàn) 由于采用 DDFS，在 ROM 中存有波形一個(gè)周期的 n個(gè)等間隔歸一化采樣數(shù)據(jù)，改變相位累加器的步進(jìn)，從而改變對(duì) ROM中數(shù)據(jù)的讀取速度，即可合成不同頻率的波形，存儲(chǔ)器中存入過(guò)量的采樣值，使得采 樣點(diǎn)數(shù)較少時(shí)，依然能夠得到較好的波形輸出，從而得到較高的頻率輸出。三角波的產(chǎn)生是使幅度逐次增加一個(gè)相位進(jìn)，一直到最大值后變?yōu)椴街鸫螠p少一個(gè)相位步進(jìn)，如此便產(chǎn)生一個(gè)周期的波形，鋸齒波與三角波類似，只是到達(dá)最大值后又從 0 開始。再經(jīng)過(guò) D/A轉(zhuǎn)換，便可得到連續(xù)的正弦波。這里采用 1024個(gè)采樣點(diǎn)，是為了調(diào)頻時(shí)能得到較好的波形。 綜上方案論證，得到系統(tǒng)框圖如圖 所示。 基于上述理論分析，顯然方案二更好。利用電阻所分得的電壓與輸入電壓進(jìn)行比較，產(chǎn)生控制信號(hào)實(shí)現(xiàn)自動(dòng)換檔。此方案使 用起來(lái)比較麻煩。 7. 換檔方式選擇 方案一：采用手工換檔?？梢燥@示英文及數(shù)字， 質(zhì)量輕，耗電小，顯示內(nèi)容多 。而本設(shè)計(jì)中要求顯示的內(nèi)容豐富，不適應(yīng)利用該方法。 6. 顯示 方式選擇 方案一 ：采用 LED數(shù)碼管顯示。此方法比較簡(jiǎn)單，而且經(jīng)過(guò)實(shí)踐證明在一定的頻率范圍內(nèi)確實(shí)可得到很好的波形。 方案二：采用三極管來(lái)實(shí)現(xiàn)。該方案得出的波形 比較好，頻率也比較高。 基于上述理論分析，擬訂方案二。 方案 二 ：幅度控制部分采用雙 D/A技術(shù)，由控制模塊對(duì) DAC0832 置數(shù)，第一級(jí) D/A 的輸出作為第二級(jí) D/A 轉(zhuǎn)換的參考電壓，以此來(lái)控制信號(hào)發(fā)生器的輸出電壓。 4. 幅度調(diào)節(jié) 方案 一 ：采用可調(diào)電阻對(duì)電壓分流。 方案二：通過(guò)預(yù)置 FPGA的分頻系數(shù)以及改變相位步進(jìn)調(diào)節(jié)頻率。因此采用方案二。 VC++對(duì)計(jì)算值的舍入是直接取整 ，因此方案一得到的數(shù)據(jù)有較大誤差，而且該方案編程復(fù)雜。 方案二：使用 Matlab 計(jì)算上述數(shù)據(jù)。 分析以上三種方案的優(yōu)缺點(diǎn)，顯然第三種方案具有更大的優(yōu)越性、靈活性，所以采用第三種方案進(jìn)行設(shè)計(jì)。即用累加器按頻率要求對(duì)相 應(yīng)的相位增量進(jìn)行累加，再以累加相位值作為地址碼，取存放于 ROM中的波形數(shù)據(jù)，經(jīng) D/A轉(zhuǎn)換、濾波即得所需波形。同時(shí)增加了液晶顯示，顯示是什么波形、波形的頻率和電壓幅度 ，從而 實(shí)現(xiàn)很好的人機(jī)界面。然后再將它們有機(jī)的結(jié)合起來(lái)，在一個(gè)電路里面實(shí)現(xiàn)。 設(shè)計(jì)思路 由于要 在一個(gè)電路里面 實(shí)現(xiàn)三種功能 ，因而我們打算分模塊來(lái)設(shè)計(jì)。而且要求其指標(biāo)越高越好，所產(chǎn)生的波形越清晰越好。 本設(shè)計(jì) 采用雙 DA來(lái) 控制波 形的幅度 ，實(shí)現(xiàn)了幅度連續(xù)可調(diào)。 主要模塊有波形生成模塊、頻率設(shè)置模塊、數(shù)模轉(zhuǎn)換模塊、顯示模塊和濾波網(wǎng)絡(luò)。 波形發(fā)生器、頻率計(jì)和數(shù)字電壓表設(shè)計(jì) 電子 022 劉真照 李杰雄 丁偉東 摘要 : 本系統(tǒng)以 FPGA為核心， 將波形發(fā)生器、頻率計(jì)和數(shù)字電壓表有機(jī)結(jié)合在一起。 FPGA具有 豐富 的資源，使用方便靈活， 且 易于進(jìn)行功能擴(kuò)展， 完全可以滿足設(shè)計(jì)的要求 。其中 FPGA 用來(lái)實(shí)現(xiàn)波形表生成和頻率控制；正弦波的數(shù)模轉(zhuǎn)換由 DAC8032 實(shí)現(xiàn)； 整形采用三極管 S9018來(lái)實(shí)現(xiàn)； 并通過(guò)低通濾波器提高輸出波形的質(zhì)量。 關(guān)鍵詞 ： FPGA 雙 D/A調(diào)幅 數(shù)模轉(zhuǎn)換 目 錄 第一章 系統(tǒng)設(shè)計(jì) ……………………………………………………………… ...3 總體設(shè)計(jì)方案 …………………………………………………………………… .3 設(shè)計(jì)要求 … ...………………………………………………………………… .3 設(shè)計(jì)思路 … ...……………………………………………………………… … .3 方案論證與比較 ……………………………………………………………… .3 系統(tǒng)組成 … ...………………………………………………………………… 4 第二章 單元電路設(shè)計(jì) …… ..………………………………………………… ...4 波形合成器的設(shè)計(jì) ……………………………………………………………… 4 正弦波合成 ...………………………………………………………………… .4 三角波、鋸齒波、矩形波的合成 ……………………………………………… .5 頻率與幅度調(diào)節(jié)的原理及實(shí)現(xiàn) ………………………………………………… 5 頻率等步進(jìn)調(diào)節(jié)的實(shí)現(xiàn) ……………………………………………………… .5 幅度調(diào)節(jié)模塊的設(shè)計(jì) ………………………………………………………… .6 波形選擇模塊與鍵盤控制模塊設(shè)計(jì) …………………………………………… 6 自動(dòng)換檔模塊設(shè)計(jì) ……………………………………………………………… 6 模 數(shù) 轉(zhuǎn)換電路設(shè)計(jì) ……………………………………………………………… 6 整形電路設(shè)計(jì) .…………………………………… …………………………… ...7 第三章 軟件設(shè)計(jì) ……………………………………………………………… ...7 正弦波合成器設(shè)計(jì) …………………………………………………………… ....7 正弦波波形數(shù)據(jù)產(chǎn)生 ………………………………………………………… ...7 波形存儲(chǔ)器的設(shè)計(jì) ………………………………………………………… ......8 三角波、矩形波、鋸齒波發(fā)生器及相位累加器 ………………………… ........8 頻率測(cè)量 .………………………………………………………… ……… ...........8 鍵盤控制模塊 …………………………………………………………… ............9 波形選擇模塊 …………………………………………………………… ............9 數(shù)字電壓處理模塊 ……………………………………………………… ............9 第四章 系統(tǒng)測(cè)試 ……………………………………………………… .............10 波形的測(cè)試 ……………………………………………………………… ..........10 各種波 形的測(cè)試數(shù)據(jù) …………………………………………………… ..........10 波形發(fā)生器 …………………………………………………………… ..........10 頻率計(jì) …… …………………………………………………………… .........10 ……………………………………………………… ...................11 第五章 結(jié) 論 ……………………………………………………… ...................11 參考文獻(xiàn) …………………………………… ……………………… .......................11 附錄 ………………………………………………………………… .........................11 第一章 系統(tǒng)設(shè)計(jì) 總體方案設(shè)計(jì) 設(shè)計(jì)要求 利用現(xiàn)成的 FPGA， 在一塊電路板上實(shí)現(xiàn)波形發(fā)生器、數(shù)字頻率計(jì)和數(shù)字電壓表三種功能。 頻率、幅度不限。即分別考慮實(shí)現(xiàn)波形發(fā)生器、數(shù)字電壓表和數(shù) 字頻率計(jì)。 這樣設(shè)計(jì)起來(lái)比較容易，也比較好考慮。 方案論證與比較 1. 波形發(fā)生器 設(shè)計(jì)方案 方案一：采用模擬直接合成法 ,轉(zhuǎn)換速度快 ,頻率分辨力高 ,但電路復(fù)雜 ,難以集成 ,發(fā)展 受到一定限制 . 方案二：采用鎖相環(huán)合成法 ,輸出信號(hào)頻率可達(dá)到超高頻甚至微波段 ,且輸出信號(hào)頻譜純 度較高 ,但轉(zhuǎn)換要幾毫秒的時(shí)間 ,速度慢 . 方案三：采用直接數(shù)字合成器 (DDS),可用硬件或 軟件實(shí)現(xiàn)。方法簡(jiǎn)單，頻率穩(wěn)定度高，易于程控。 2. 波形數(shù)據(jù)的產(chǎn)生 方案一