【正文】 GA 內(nèi)部寄存器可配置為帶 同步/異步復(fù)位和置位、時(shí)鐘使能的觸發(fā)器，也可以配置成為鎖存器。目前大多數(shù) FPGA 的 I/O 單元被設(shè)計(jì)為可編程模式，即通過(guò)軟件的靈活配置，可適應(yīng)不同的電氣標(biāo)準(zhǔn)與 I/O 物江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計(jì) 說(shuō) 明 書 第 4 頁(yè) 共 36 頁(yè)理特性；可以調(diào)整匹配阻抗特性，上下拉電阻；可以調(diào)整輸出驅(qū)動(dòng)電流的大小等；（2）基本可編程邏輯單元。FPGA 一般由 6 部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊 RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。早期的可編程邏輯器件都屬于低密度 PLD（Programmable Logic Device） ，結(jié)構(gòu)簡(jiǎn)單，設(shè)計(jì)靈活，但規(guī)模小，難以實(shí)現(xiàn)復(fù)雜的邏輯功能。不同廠家對(duì)可編程邏輯器件的叫法也不盡相同。CPLD 是復(fù)雜可編程邏輯器件（Complex Programmable Logic Device）的簡(jiǎn)稱，F(xiàn)PGA 是現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array）的簡(jiǎn)稱。但是，隨著為電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。故改變頻率字（即相位增量） ，就可以改變相位累加器的溢出時(shí)間，在參考頻率不變的條件下就可以改變輸出信號(hào)的頻率。相位累加器的溢出頻率即為合成信號(hào)的頻率。圖 所示為 DDS 各個(gè)部分的輸出信號(hào)。波形存儲(chǔ)器的輸出數(shù)據(jù)送到 D/A 轉(zhuǎn)換器，D/A 轉(zhuǎn)換器將數(shù)字量形式的波形幅度值轉(zhuǎn)換成一定頻率的模擬信號(hào)，從而將波形重新合成出來(lái)。相位累加器的輸出與波形存儲(chǔ)器的地址線相連，相當(dāng)于對(duì)波形存儲(chǔ)器進(jìn)行查表，這樣就可以把存儲(chǔ)在波形存儲(chǔ)器中的信號(hào)抽樣值（二進(jìn)制編碼值）查出。相位累加器由加法器和寄存器級(jí)聯(lián)而成，它將寄存器的輸出反饋到加法器的輸入端實(shí)現(xiàn)累加的功能。DDS 系統(tǒng)中的參考時(shí)鐘通常由一個(gè)高穩(wěn)定度的晶體振蕩器來(lái)產(chǎn)生，用來(lái)作為整個(gè)系統(tǒng)各個(gè)組成部分的同步時(shí)鐘。其結(jié)構(gòu)如圖 所示。DDS 不是對(duì)模擬信號(hào)進(jìn)行抽樣，而是一個(gè)假定抽樣過(guò)程已經(jīng)發(fā)生且抽樣值已經(jīng)量化完成，如何通過(guò)某種方法把已經(jīng)量化的數(shù)值重建原始信號(hào)的問(wèn)題。奈圭斯特采樣定理告訴我們，當(dāng)抽樣頻率大于或者等于模擬信號(hào)最高頻率的兩倍時(shí)，可以由抽樣得到的離散序列無(wú)失真地恢復(fù)出原始模擬信號(hào)。完成擴(kuò)展要求3 設(shè)計(jì)原理和設(shè)計(jì)指標(biāo) DDS 技術(shù) DDS 和大多數(shù)的數(shù)字信號(hào)處理技術(shù)是一樣，它的基礎(chǔ)依然是采用奈圭斯特定理。對(duì)基本要求能完成硬件電路設(shè)計(jì)、制作與調(diào)試。 輸出頻率范圍：1kHz—10MHz, 具有頻率設(shè)置功能，頻率步進(jìn)：100Hz 輸出電壓幅度可調(diào)，在 50Ω 負(fù)載電阻上的電壓峰峰值大于 1V. 能用開(kāi)關(guān)方便的選擇某一種波形的輸出。12 設(shè)計(jì)要求 實(shí)現(xiàn)多種波形的輸出。各方面還在發(fā)展階段。我國(guó)研制任意波形發(fā)生器于上世紀(jì) 90 年代開(kāi)始，近年來(lái)我國(guó)有部分廠家的進(jìn)步較大，一直都在學(xué)習(xí)和借鑒它們的研究產(chǎn)品并改進(jìn)也取得了可喜的成果。從目前發(fā)展?fàn)顩r來(lái)看，國(guó)外的發(fā)展更為成熟。 國(guó)內(nèi)外發(fā)展現(xiàn)狀以前采用可變時(shí)鐘和計(jì)數(shù)器尋址波形存儲(chǔ)器的任意波形發(fā)生器 [4的應(yīng)用比較廣泛，取樣的時(shí)鐘頻率較高并且可調(diào)節(jié)，但是這種波形發(fā)生器對(duì)硬件要求高，需鎖相環(huán)和截止頻率可調(diào)的低通濾波器，已經(jīng)逐步退出市場(chǎng)。其中混和信號(hào)源主要輸出的是模擬波形，邏輯信號(hào)源輸出的是數(shù)字碼形。信號(hào)源給被測(cè)電路提供所需的已知信號(hào)，然后對(duì)其它儀表進(jìn)行測(cè)量的參數(shù)。能夠產(chǎn)生測(cè)試信號(hào)的儀器，統(tǒng)稱為信號(hào)源，它用于產(chǎn)生被測(cè)電路需要特定參數(shù)的電測(cè)試信號(hào)?，F(xiàn)場(chǎng)可編程門陣列器件的容量大、運(yùn)算速度極快、現(xiàn)場(chǎng)可編程，廣泛地應(yīng)用到實(shí)際系統(tǒng)中。信號(hào)發(fā)生器是最普通，最基本，運(yùn)用最廣泛的電子儀器，傳統(tǒng)的波形發(fā)生器一般采用的是模擬分立元件來(lái)實(shí)現(xiàn)，產(chǎn)生的波形種類會(huì)受到電路硬件的限制，而且體積較大，靈活性和穩(wěn)定性也差。信號(hào)發(fā)生器是種常用的信號(hào)源，常常運(yùn)用在科學(xué)研究和生產(chǎn)實(shí)踐及教學(xué)試驗(yàn)領(lǐng)域。本設(shè)計(jì)將采用基于 VHDL 的 EDA 設(shè)計(jì)來(lái)實(shí)現(xiàn)波形發(fā)生器的各種功能。在可編程芯片 CPLD(復(fù)雜可編程邏輯器件)和 FPGA(現(xiàn)場(chǎng)可編程門陣列)上實(shí)現(xiàn)電子系統(tǒng)的設(shè)計(jì)，必將成為今后電子系統(tǒng)設(shè)計(jì)的一個(gè)發(fā)展方向。 QuartusⅡ江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計(jì) 說(shuō) 明 書 第 1 頁(yè) 共 36 頁(yè)目 錄聲 明 ..............................................................................................................................................................................I摘 要 ..........................................................................................................................................................................IIABSTRACT.............................................................................................................................................................III 引言 .........................................................................1 背景與意義 ...................................................................1 國(guó)內(nèi)發(fā)展?fàn)顩r .................................................................22 設(shè)計(jì)要求 ........................................................................2 按鍵控制模塊 ................................................................2 顯示模塊 ....................................................................34 設(shè)計(jì)原理 .......................................................................3 單片機(jī)模塊 ..................................................................3 單片機(jī)介紹 ..............................................................3 單片機(jī)外圍電路介紹 .....................................................5 D/A 模塊 ....................................................................6 D/A 電路簡(jiǎn)介 ............................................................6 DAC0832 及其外圍電路 ....................................................6 D/A 轉(zhuǎn)換的計(jì)算 .........................................................8 LED 數(shù)碼管顯示模塊 .........................................................10 數(shù)碼管顯示簡(jiǎn)介 ........................................................10 數(shù)碼管編碼表 ..........................................................11 直流電源 ...................................................................12 直流供電電源制作原理 ...................................................12 輸出電源工作原理 ......................................................135 軟件部分 ......................................................................14 開(kāi)發(fā)工具介紹 ...............................................................14 程序框圖: ..................................................................156 仿真結(jié)果數(shù)據(jù)分析 ..............................................................157 結(jié)束語(yǔ) ........................................................................16參考文獻(xiàn) ........................................................................17附錄一：電路圖 ..................................................................18附錄二：源程序 ..................................................................19江 西 師 范 大 學(xué) 科 學(xué) 技 術(shù) 學(xué) 院 14 屆 畢 業(yè) 設(shè) 計(jì) 說(shuō) 明 書 第 2 頁(yè) 共 36 頁(yè) 引言 隨著科技的發(fā)展，在計(jì)算機(jī)技術(shù)的推動(dòng)下，電子技術(shù)獲得飛快的發(fā)展，現(xiàn)代電子產(chǎn)品幾乎滲透到社會(huì)的各個(gè)領(lǐng)域，有力地推動(dòng)了社會(huì)生產(chǎn)力的發(fā)展和社會(huì)信息化得程度的提高。 the design of the application of VHDL hardware description language to describe, so that the digital signal generator can produce sine, square, triangle, sawtooth waveforms of three independent,and is able to produce four waveforms by the frequency and amplitude adjustment. AD and low pass filter realize the change between digital electricity and simulative electricity.Key words： Digital Waveform Generator。 關(guān)鍵詞：多種波形發(fā)生器；FPGA；V