【正文】 向顯示東西方向時(shí)間 硬件測(cè)試結(jié)果一數(shù)碼管顯示時(shí)間，led等模擬交通燈。東西方向和南北方向指示燈 硬件測(cè)試結(jié)果三東西方向禁止通行，南北方向通行，實(shí)際狀態(tài)如上圖。④實(shí)驗(yàn)報(bào)告1）畫出系統(tǒng)的原理框圖，說明系統(tǒng)中各主要組成部分的功能。3）根據(jù)系統(tǒng)的功能，選好測(cè)試用例，畫出測(cè)試輸入信號(hào)波形或編好測(cè)試程序。5）記錄系統(tǒng)仿真、邏輯綜合及硬件驗(yàn)證結(jié)果。 ①實(shí)驗(yàn)?zāi)康?）熟悉Quartus Ⅱ軟件的基本使用方法。3）學(xué)習(xí)VHDL基本邏輯電路的綜合設(shè)計(jì)應(yīng)用。②實(shí)驗(yàn)儀器及理論要求1） GW48—PK2++EDA 實(shí)驗(yàn)開發(fā)系統(tǒng)、PC 機(jī)。3） 基本計(jì)數(shù)器、鎖存器、數(shù)碼管譯碼電路等基本模塊的使用。2）編寫各個(gè)VHDL源程序。4）根據(jù)選用的EDA實(shí)驗(yàn)開發(fā)裝置編好用于硬件驗(yàn)證的管腳鎖定表格或件。6）記錄實(shí)驗(yàn)過程中出現(xiàn)的問題及解決辦法。當(dāng)閘門控制信號(hào)經(jīng)過Tc時(shí)間結(jié)束時(shí)，也要等到被測(cè)信號(hào)的上升沿到來時(shí)才同時(shí)停止對(duì)標(biāo)準(zhǔn)信號(hào)和被測(cè)信號(hào)的計(jì)數(shù)，并讀取此時(shí)的計(jì)數(shù)值。fx=fsNx/Ns數(shù)字頻率計(jì)測(cè)頻原理示意圖當(dāng)Td遠(yuǎn)遠(yuǎn)大于△t時(shí)，頻率測(cè)量的最大誤差為：δm=Ts/(TdTs)≈Ts/Td （）由最后的表達(dá)式可知，當(dāng)頻率測(cè)量的最大誤差由標(biāo)準(zhǔn)時(shí)鐘信號(hào)的周期Ts和頻率計(jì)數(shù)的閘門時(shí)間Td決定，Ts越小，Td越大，測(cè)量誤差越小，即測(cè)量精度越高。當(dāng)標(biāo)準(zhǔn)信號(hào)選取準(zhǔn)確的50MHz信號(hào)源時(shí)，Ts=10ns,只要選取Td≧10ms,就可使測(cè)量的最大相對(duì)誤差≦106，即達(dá)到百萬分之一的測(cè)量精度。測(cè)量頻率的相對(duì)誤差與被測(cè)信號(hào)頻率的大小無關(guān)，僅與閘門時(shí)間和標(biāo)準(zhǔn)信號(hào)頻率有關(guān)，即實(shí)現(xiàn)了整個(gè)測(cè)試頻段的等精度測(cè)量。標(biāo)準(zhǔn)頻率可由穩(wěn)定度好、精度高的高頻晶體振蕩器產(chǎn)生，在保證測(cè)量精度不變的前提下，提高標(biāo)準(zhǔn)信號(hào)頻率，可使閘門時(shí)間縮短，即提高測(cè)試速度。以下分別敘述頻率計(jì)各邏輯模塊的功能與設(shè)計(jì)方法。這就要求TESTCTL的計(jì)數(shù)使能信號(hào)TSTEN能產(chǎn)生一個(gè)1秒脈寬的周期信號(hào)，并對(duì)頻率計(jì)的每一計(jì)數(shù)器CNT10的ENA使能端進(jìn)行同步控制。在停止計(jì)數(shù)期間，首先需要一個(gè)鎖存信號(hào)LOAD的上跳沿將計(jì)數(shù)器在前1秒鐘的計(jì)數(shù)值鎖存進(jìn)32位鎖存器REG32B中，由外部的7段譯碼器譯出并穩(wěn)定顯示。 8位十進(jìn)制數(shù)字頻率計(jì)邏輯圖 測(cè)頻控制信號(hào)發(fā)生器工作時(shí)序其中，控制信號(hào)時(shí)鐘CLK的頻率取1 Hz，而信號(hào)TSTEN的脈寬恰好為1 s，可以用作閘門信號(hào)。在計(jì)數(shù)完成后，即計(jì)數(shù)使能信號(hào)TSTEN在1 s的高電平后，利用其反相值的上跳沿產(chǎn)生一個(gè)鎖存信號(hào)LOAD， s后，CLR_CNT產(chǎn)生一個(gè)清零信號(hào)上跳沿。若已有32位BCD碼存在于此模塊的輸入口，在信號(hào)LOAD的上升沿后即被鎖存到寄存器REG32B的內(nèi)部，并由REG32B的輸出端輸出，然后由實(shí)驗(yàn)板上的7段譯碼器譯成能在數(shù)碼管上顯示的相對(duì)應(yīng)的數(shù)值。當(dāng)高電平時(shí)計(jì)數(shù)允許，低電平時(shí)計(jì)數(shù)禁止。 FREQ的時(shí)序仿真結(jié)果④硬件邏輯驗(yàn)證 若使用GW48CK EDA實(shí)驗(yàn)開發(fā)系統(tǒng)進(jìn)行硬件邏輯驗(yàn)證。8個(gè)數(shù)碼管顯示頻率大小 根據(jù)電路結(jié)構(gòu)圖進(jìn)行引腳鎖定。 硬件測(cè)試結(jié)果如下圖所示。輸出頻率值模式0 硬件驗(yàn)證結(jié)果一時(shí)鐘頻率輸入為4096Hz時(shí)，可見輸出為4196Hz，誤差比較大，很可能給的基準(zhǔn)頻率有問題。 硬件驗(yàn)證結(jié)果三⑤實(shí)驗(yàn)擴(kuò)展1）在上述實(shí)驗(yàn)的基礎(chǔ)上，增加測(cè)相位功能，并在系統(tǒng)上增加一個(gè)鍵，控制測(cè)相差和顯示。2）擴(kuò)展測(cè)頻的范圍，上述實(shí)驗(yàn)是以1Hz時(shí)鐘信號(hào)作為閘門信號(hào)進(jìn)行測(cè)頻的，當(dāng)頻率比較低是，誤差比較大。①實(shí)驗(yàn)?zāi)康?)學(xué)習(xí)直流電機(jī)控制電路的設(shè)計(jì)原理與實(shí)現(xiàn)方法，2)進(jìn)一步學(xué)習(xí)PWM波形產(chǎn)生電路的設(shè)計(jì)3)學(xué)習(xí)直流電機(jī)加速、減速、正轉(zhuǎn)、反轉(zhuǎn)、啟動(dòng)、停止等控制電路的設(shè)計(jì) ②實(shí)驗(yàn)儀器及理論要求1）GW48—PK2++EDA 實(shí)驗(yàn)開發(fā)系統(tǒng)、PC 機(jī)；2）電機(jī)驅(qū)動(dòng)的原理；3）直流電機(jī)測(cè)速的原理。同時(shí)通過光電檢測(cè)電路，測(cè)量轉(zhuǎn)速并在數(shù)碼管上顯示。停止：在DC_MA端輸入低電平，在DC_MB端也輸入低電平時(shí)，則Q6截止， Q7也截止；反轉(zhuǎn)：在DC_MA端加入低電平，在DC_MB端加入高電平時(shí)，則Q6截止，Q7導(dǎo)通，形成VCC→R2→Q2→B→A→Q5→GND回路；利用安裝在電機(jī)轉(zhuǎn)軸上的轉(zhuǎn)盤和光電開關(guān)來測(cè)量轉(zhuǎn)速的，轉(zhuǎn)盤上帶有四個(gè)均勻分布的通光槽，光電開關(guān)采用槽型的。②實(shí)驗(yàn)內(nèi)容 FPGA直流電機(jī)控制模塊PWM控制電路由細(xì)分計(jì)數(shù)器和脈沖計(jì)數(shù)器組成。兩路數(shù)值同時(shí)加在數(shù)字比較器上，當(dāng)脈寬計(jì)數(shù)器輸出值小于DECE輸出的規(guī)定值時(shí)，比較器輸出高電平。F1Hz是計(jì)數(shù)時(shí)鐘輸入端，電路對(duì)直流電機(jī)轉(zhuǎn)速進(jìn)行了32級(jí)細(xì)分。3)LPM_COMPARE定制方法 LPM_COMPARE定制方法一在搜索框中輸入要搜索的器件的名字。 LPM_COMPARE定制方法三最終生成的模塊如上圖所示。 測(cè)頻模塊總代碼6)引腳鎖定選擇模式5。直流電機(jī)測(cè)速模塊數(shù)據(jù)線連接 硬件測(cè)試圖一速度等級(jí)顯示速度等級(jí)選擇電機(jī)正反轉(zhuǎn)控制速度顯示模式5 硬件測(cè)試圖二最左邊的數(shù)碼管顯示速度等級(jí)，最右邊的兩位顯示速度大小，鍵1是速度等級(jí)選擇鍵，鍵2是電機(jī)正反轉(zhuǎn)控制鍵。④實(shí)驗(yàn)擴(kuò)展1）在FPGA中加入脈沖信號(hào)“去抖動(dòng)”電路，對(duì)來自紅外光電電路測(cè)得的轉(zhuǎn)速脈沖信號(hào)進(jìn)行數(shù)字濾波，實(shí)現(xiàn)直流電機(jī)轉(zhuǎn)速的精確測(cè)量。⑤實(shí)驗(yàn)報(bào)告1）畫出總體設(shè)計(jì)方案框圖2）寫出軟硬件功能要求，進(jìn)行FPGA內(nèi)部功能模塊劃分 3）分析與設(shè)計(jì)單元硬件電路，繪制總體硬件電路原理圖4）選取或進(jìn)行硬件電路制作與調(diào)試；5)分析與設(shè)計(jì)FPGA內(nèi)部功能模塊電路，6)進(jìn)行模塊電路的VHDL設(shè)計(jì)與仿真測(cè)試；7)進(jìn)行系統(tǒng)軟硬件聯(lián)調(diào)；8)進(jìn)行實(shí)驗(yàn)總結(jié)。2）學(xué)習(xí)VGA圖像顯示控制器的設(shè)計(jì)。①實(shí)驗(yàn)原理系統(tǒng)的工作原理及要求FPGA是整個(gè)系統(tǒng)的核心，通過對(duì)其編程可輸出RGB三基色信號(hào)和HS 、VS行場(chǎng)掃描同步信號(hào)。FPGA所需的工作時(shí)鐘由外部高精度有源晶振提供。常見的彩色顯示器，一般由CRT (陰極射線管)構(gòu)成，彩色是由R、G、B（紅、綠、藍(lán)）三基色組成，CRT用逐行掃描或隔行掃描的方式實(shí)現(xiàn)圖像顯示，由VGA控制模塊產(chǎn)生的水平同步信號(hào)和垂直同步信號(hào)控制陰極射線槍產(chǎn)生的電子束，打在涂有熒光粉的熒光屏上，產(chǎn)生R、G、B三基色，合成一個(gè)彩色像素。行同步信號(hào)HS 和場(chǎng)同步信號(hào)VS是兩個(gè)重要的信號(hào)。VGA行同步信號(hào)HS和場(chǎng)同步信號(hào)VS的時(shí)序圖如圖圖32所示， T1為行同步消隱（約為6μs）；T2為行顯示時(shí)間（約為26μs）；T3為場(chǎng)同步消隱（兩個(gè)行周期）；T4為場(chǎng)顯示時(shí)間（480個(gè)行周期）。從0計(jì)數(shù)到639 VGA行掃描時(shí)序圖同樣每掃描完一幀，再掃描下一幀行時(shí)也會(huì)花一定時(shí)間來準(zhǔn)備，因此也要滿足其時(shí)序要求。VGA工業(yè)標(biāo)準(zhǔn)要求的頻率：時(shí)鐘頻率：(像素輸出的頻率)　　行頻： 31469Hz　　場(chǎng)頻： （每秒圖像刷新頻率）圖象信號(hào)顯示的顏色種類與表示R、G、B三基色的二進(jìn)制數(shù)位數(shù)有關(guān)。最后進(jìn)行引腳鎖定并進(jìn)行測(cè)試，硬件驗(yàn)證顯示器顯示效果。 VGA控制器代碼一 VGA控制器代碼二 VGA控制器代碼三編譯當(dāng)前文件。 生成原理圖模塊完成后。 創(chuàng)建pll模塊輸入時(shí)鐘設(shè)置成20MHz，輸出時(shí)鐘24MHz。 DFF模塊最終電路連接圖。若使用GW48CK EDA實(shí)驗(yàn)開發(fā)系統(tǒng)進(jìn)行硬件邏輯驗(yàn)證。MD用來選擇輸出彩條方式。圖像顯示方式選擇VGA接口模式2）用ROM模塊存儲(chǔ)圖像，在顯示器上顯示出來。河南城建學(xué)院本科畢業(yè)設(shè)計(jì)（論文） 參考文獻(xiàn)總結(jié)兩個(gè)多月的畢業(yè)設(shè)計(jì)已經(jīng)接近尾聲，在這兩個(gè)月中，查閱教學(xué)資料，在EDA實(shí)驗(yàn)室進(jìn)行編輯代碼、仿真、硬件測(cè)試，分析整理數(shù)據(jù)，排檔裝訂，我終于完成了任務(wù)書中規(guī)定的內(nèi)容，并完成這篇一百多頁的論文和實(shí)驗(yàn)指導(dǎo)書。本設(shè)計(jì)的主要內(nèi)容是進(jìn)行EDA開放性實(shí)驗(yàn)設(shè)計(jì)，實(shí)驗(yàn)項(xiàng)目比較有趣，涉及的實(shí)驗(yàn)類型寬廣。第三章九個(gè)開放性實(shí)驗(yàn)項(xiàng)目介紹了一般數(shù)字電路設(shè)計(jì)的完成流程。使學(xué)生具備利用FPGA芯片設(shè)計(jì)、開發(fā)、調(diào)試電子系統(tǒng)的能力，并能掌握和使用QuartusII 開發(fā)系統(tǒng)進(jìn)行電子系統(tǒng)的設(shè)計(jì)、仿真、測(cè)試。在今后的工作中，我將在以下的幾個(gè)方面來充實(shí)和完善自己：（1）FPGA開發(fā)能力：由于自己能力及時(shí)間所限，本設(shè)計(jì)的EDA開放性實(shí)驗(yàn)項(xiàng)目所涉及的NIOS II及DSP Builder比較少。（2）排版、整理文檔的能力：本論文需要進(jìn)行大量的文字整理工作，由于對(duì)排版工具的使用不夠熟練，打字速度不夠快，導(dǎo)致在論文格式的編排上花費(fèi)了許多時(shí)間。參考文獻(xiàn) [1] [M].北京:電子工業(yè)出版社,2005.[2] 潘松,[M].北京:清華大學(xué)出版社,2005.[3] 潘松,[M].北京: 清華大學(xué)出版社,2005.[4] II實(shí)例精煉[M].北京:北京航空航天大學(xué)出版社,2011.[5] II[M].北京:北京航空航天大學(xué)出版社,2011.[6]徐飛. EDA技術(shù)與實(shí)踐[M].北京：清華大學(xué)出版社,2011.[7]李國麗，朱維勇，何劍春. EDA與數(shù)字系統(tǒng)設(shè)計(jì)[M].北京：機(jī)械工業(yè)出版社,2009.[8] ， HDL硬件描述語言[M].北京：機(jī)械工業(yè)出版社，2000.[9] Volnei [M].上海：電子工業(yè)出版社,2011[10] [J].重慶文理學(xué)院學(xué)報(bào),2008， 27(1):101102.[11] [J].實(shí)驗(yàn)室研究與探索， 2008,27(4): 102105.[12]秦磊華,王小蘭,管軍. EDA仿真在組成原理設(shè)計(jì)性實(shí)驗(yàn)中的應(yīng)用[J].實(shí)驗(yàn)室研究與探索,2009(4):7982.致 謝首先我要衷心的感謝我的指導(dǎo)老師梁成武老師，梁老師淵博精深的學(xué)識(shí)、嚴(yán)謹(jǐn)求實(shí)的治學(xué)風(fēng)格、精益求精的科學(xué)精神，解決問題的能力以及言傳身教的學(xué)者風(fēng)范，給我留下了深刻的印象，不僅使我在學(xué)術(shù)上受益匪淺，而且教會(huì)了我怎樣為人做事，使我終生受益，在此向梁老師致以深深的敬意和衷心的謝意。感謝學(xué)長(zhǎng)薛玉龍、江柯等同學(xué)，謝謝你們?cè)陔娮訉W(xué)習(xí)的道路上對(duì)我的指引和幫助，使我少走了很多彎路。