【正文】 ABSTRACT A large number of applicationoriented training, technical talent is the goal of undergraduate education. Experimental teaching is an important link theory with practice, to cultivate the students39。EDA是電子類專業(yè)重要的一門專業(yè)基礎(chǔ)課，具有較強(qiáng)的實踐性。 畢 業(yè) 設(shè) 計 [論 文]題 目： 基于FPGA的EDA開放性實驗項目 設(shè)計與研究 學(xué) 院： 電氣與信息工程學(xué)院 專 業(yè)： 電子信息工程 姓 名： 黨俊博 學(xué) 號： 093409117 指導(dǎo)老師： 梁成武 完成時間： 2013年5月24日 64河南城建學(xué)院本科畢業(yè)設(shè)計（論文） ABSTRACT摘 要培養(yǎng)大批應(yīng)用型、技術(shù)型人才是我國本科教育的目標(biāo)。本論文針對我校學(xué)生學(xué)習(xí)特點，設(shè)計了九個具有代表性的實用開放性實踐項目，以滿足學(xué)生對開放性實驗的需求。 ability to apply technology, innovation has an irreplaceable role. And advanced experimental teaching requires not only basic experiments, but also need a good guide book open experiment. EDA is an electronic specialty important a basic course, with a strong practical. In this thesis, I am learning characteristics of students, the design of nine representative practical open practice programs to meet students39。通過開放性實驗教學(xué)，提高了學(xué)生實驗操作水平與解決實際問題的能力，促使學(xué)生更好地掌握理論知識，加深了學(xué)生對本學(xué)科的興趣。一些常見的電子設(shè)計大賽題目如等精度頻率/脈寬測試儀設(shè)計，相位測試儀設(shè)計，存儲示波器設(shè)計等用傳統(tǒng)的設(shè)計方法較難實現(xiàn)的題目，現(xiàn)在用FPGA很容易就實現(xiàn)電路的設(shè)計。這種實驗?zāi)Ｐ? 局限于所學(xué)知識的復(fù)習(xí)鞏固和實驗操作技能的訓(xùn)練，束縛了學(xué)生的思維, 學(xué)生學(xué)習(xí)興趣不大, 積極性不高, 實驗效果不好, 不利于工程實踐能力和創(chuàng)新開發(fā)能力的培養(yǎng)。在實驗教學(xué)方法上主要采用“能力培養(yǎng)與激發(fā)興趣相結(jié)合”、“應(yīng)知應(yīng)會與自主探究相結(jié)合”、 “實際操作與虛擬仿真相結(jié)合” 、“科學(xué)研究與實驗教學(xué)相結(jié)合” 和“學(xué)校培養(yǎng)與社會實踐相結(jié)合”的實驗教學(xué)模式。學(xué)生在實驗課中，須自主完成（即自行設(shè)計）ALU、單指令周期CPU（single cycle CPU）、多指令周期CPU（Multicycle CPU）,乃至實現(xiàn)流水線32位MIPS CPU和Cache的設(shè)計。經(jīng)過四年的專業(yè)課程學(xué)習(xí)后，結(jié)合本校電子信息工程專業(yè)的特點，為完成本次設(shè)計，為本校電子信息工程專業(yè)的同學(xué)設(shè)計適合其使用并能讓其喜愛的EDA開放性實驗指導(dǎo)教材，在已有專業(yè)知識的基礎(chǔ)上，本設(shè)計采用了如下的方法：同電子信息工程專業(yè)的同學(xué)做大量交流，了解并記錄其對EDA開放性實驗的興趣方向。整理所有實驗材料，將其編排為格式統(tǒng)一、內(nèi)容實用的EDA開放性開放性實驗指導(dǎo)教材。 第三章EDA開放性實驗項目選取四個實驗項目。利用Matlab\DSP Builder進(jìn)行DSP模塊設(shè)計是SOPC技術(shù)的一個組成部分。目前Altera已經(jīng)停止了對Max+plus II 的更新支持。具有運行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點。此外，Quartus II 通過和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級設(shè)計、嵌入式軟件開發(fā)、可編程邏輯設(shè)計于一體，是一種綜合性的開發(fā)平臺。Quartus平臺與Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供應(yīng)商的開發(fā)工具相兼容。②支持Nios II的FPGACyclone系列；Stratix系列；HardCopy、 HardCopyII、 HardCopy Stratix器件；HardCopy APEX三代。 II系統(tǒng)結(jié)構(gòu)圖。 處理器型號特點特性NIOS II/f(快速)NIOS II/s(標(biāo)準(zhǔn))NIOS II/e(經(jīng)濟(jì))流水線6級5級無乘法器1周期3周期軟件方式實現(xiàn)支路預(yù)測動態(tài)靜態(tài)無指令緩沖可設(shè)置可設(shè)置無數(shù)據(jù)緩沖可設(shè)置無無可定制指令256256256說明最佳性能優(yōu)化體積小，速度快占用最少邏輯資源⑥NiosII IDE 安裝步驟1）打開NIOSII源文件，可以再網(wǎng)上下載，下載地址：ftp://。 點擊next5）點擊yes，進(jìn)入下一步。 點擊next8）安裝過程，可能需要等幾分鐘。 開始界面12）工作界面。已有的MATLAB函數(shù)和Simulink模塊可以和Altera DSP Builder模塊以及Altera知識產(chǎn)權(quán)(IP)MegaCore功能相結(jié)合，將系統(tǒng)級設(shè)計實現(xiàn)和DSP算法開發(fā)相鏈接。可以使用DSP Builder模型中的MegaCore功能實現(xiàn)復(fù)雜功能的集成。 Builder設(shè)計流程。如要了解其詳細(xì)使用方法，請參照文件：.\EDA實驗教學(xué)配套資料\Xilinx使用\ Xilinx公司ISE10[1].。Xilinx公司成立于 1984年，Xilinx首創(chuàng)了現(xiàn)場可編程邏輯陣列（FPGA）這一創(chuàng)新性的技術(shù)，并于1985年首次推出商業(yè)化產(chǎn)品。先進(jìn)的綜合和實現(xiàn)算法將動態(tài)功耗降低了10%。原理圖輸入是一種常用的基本的輸入方法，其是利用元件庫的圖形符號和連接線在ISE軟件的圖形編輯器中作出設(shè)計原理圖，ISE中設(shè)置了具有各種電路元件的元件庫，包括各種門電路、觸發(fā)器、鎖存器、計數(shù)器、各種中規(guī)模電路、各種功能較強(qiáng)的宏功能塊等用戶只要點擊這些器件就能調(diào)入圖形編輯器中。故在ISE軟件中一般不利用此種方法。其中ISE工具包中的StateCAD就能完成狀態(tài)機(jī)輸入的功能。在Xilinx ISE中，綜合工具主要有Synplicity公司的Synplify/Synplify Pro，Synopsys公司的FPGA Compiler II/ Express， Exemplar Logic公司的 LeonardoSpectrum和Xilinx ISE 中的XST等，它們是指將HDL語言、原理圖等設(shè)計輸入翻譯成由與、或、非門，RAM，寄存器等基本邏輯單元組成的邏輯連接（網(wǎng)表），并根據(jù)目標(biāo)與要求優(yōu)化所形成的邏輯連接，輸出edf和edn等文件，供CPLD/FPGA廠家的布局布線器進(jìn)行實現(xiàn)。ISE集成的實現(xiàn)工具主要有約束編輯器（Constraints Editor）、引腳與區(qū)域約束編輯器（PACE）、時序分析器（Timing Analyzer）、FPGA底層編輯器（FGPA Editor）、芯片觀察窗（Chip Viewer）和布局規(guī)劃器（Floorplanner）等。ISE可結(jié)合第三方軟件進(jìn)行仿真，常用的工具如Model Tech公司的仿真工具M(jìn)odelSim和測試激勵生成器HDL Bencher ，Synopsys公司的VCS等。在ISE中對應(yīng)的工具是iMPACT。 開放性實驗項目表序 號實 驗 項 目實驗類別實驗學(xué)時1彩燈控制器設(shè)計2天2PWM信號發(fā)生器設(shè)計2天3VGA彩條顯示設(shè)計3天4乒乓球游戲機(jī)設(shè)計3天5十字路口交通燈控制電路設(shè)計設(shè)計4天6DDS信號發(fā)生器設(shè)計3天7數(shù)字頻率計設(shè)計4天8直流電機(jī)PWM控制電路設(shè)計4天9NIOS II系統(tǒng)典型應(yīng)用設(shè)計4天①實驗?zāi)康?）了解交通燈控制電路的設(shè)計原理與設(shè)計方法；2）學(xué)習(xí)狀態(tài)機(jī)控制的VHDL設(shè)計；3）學(xué)習(xí)BCD碼減法計算的VHDL設(shè)計；4）進(jìn)一步學(xué)習(xí)LED和數(shù)碼管的顯示控制設(shè)計；5）學(xué)習(xí)利用FPGA實現(xiàn)一般數(shù)字系統(tǒng)電路實用開發(fā)技術(shù)。1）每個方向由直行紅燈、直行綠燈、停行黃燈、左轉(zhuǎn)紅燈、左轉(zhuǎn)綠燈共5個LED指示燈組成；2）每個方向用兩位數(shù)碼管顯示當(dāng)前狀態(tài)剩余時間；3）系統(tǒng)復(fù)位后，進(jìn)入東西直行，南北禁行狀態(tài)。 引腳鎖定4）查看狀態(tài)機(jī)圖 狀態(tài)機(jī)圖如圖所示，一共有5個狀態(tài)，每個狀態(tài)的去向符合設(shè)計要求。③實驗擴(kuò)展1）遇到緊急情況，能夠控制東西南北方向全為紅燈；2）交通指示燈出問題時能夠報警。4）根據(jù)選用的EDA實驗開發(fā)裝置編好用于硬件驗證的管腳鎖定表格或文件。 2）熟悉GW48CK或其他EDA實驗開發(fā)系統(tǒng)的基本使用方法。2） 數(shù)字頻率計的測頻原理。3）根據(jù)系統(tǒng)的功能，選好測試用例，畫出測試輸入信號波形或編好測試序。①實驗原理1）數(shù)字頻率計測頻的方法是：采用頻率準(zhǔn)確的高頻信號作為標(biāo)準(zhǔn)頻率信號，保證測量的閘門時間為被測信號的整數(shù)倍，并在閘門時間內(nèi)同時對標(biāo)準(zhǔn)信號脈沖和被測信號脈沖進(jìn)行計數(shù)，實現(xiàn)整個頻率測量范圍內(nèi)的測量精度相等，當(dāng)標(biāo)準(zhǔn)信號頻率很高，閘門時間足夠長時，可實現(xiàn)高精度頻率測量。，閘門控制信號（CL）給出高電平，此時并未開始進(jìn)行測頻計數(shù)，而要等到被測信號的上升沿到來時才開始對標(biāo)準(zhǔn)時鐘信號和被測信號同時進(jìn)行測頻計數(shù)。 （）在整個頻率測量范圍內(nèi)，精度恒定，實現(xiàn)了等精度測量。閘門時間越長，標(biāo)準(zhǔn)頻率越高，測頻的相對誤差就越小。2）測頻控制信號發(fā)生器的設(shè)計頻率測量的基本原理是計算每秒鐘內(nèi)待測信號的脈沖個數(shù)。鎖存