【正文】 燈控制電路是很常用的工作電路, 車行駛時(shí),會(huì)出現(xiàn)正常行駛,左轉(zhuǎn)彎,右轉(zhuǎn)彎,剎車四種情況,針對(duì)這四種情況可以 ,技術(shù)指標(biāo)如下: 假設(shè)汽車尾部左右兩側(cè)各有 3 個(gè)指示燈(用發(fā)光二極管模擬)。第一篇：數(shù)字電子課設(shè)報(bào)告汽車尾燈控制電路設(shè)計(jì)本文由無限求書貢獻(xiàn)doc文檔可能在WAP端瀏覽體驗(yàn)不佳。建議您優(yōu)先選擇TXT，或下載源文件到本機(jī)查看。汽車正常運(yùn)行時(shí)指示燈全滅。汽車右轉(zhuǎn)彎時(shí),右側(cè) 3 個(gè)指示燈按右循環(huán)順序點(diǎn)亮。車勻速行駛時(shí)，6個(gè)汽車尾燈全滅；右拐時(shí)，車右邊3個(gè)尾燈從左至右順序亮滅；左拐時(shí)，車左邊3個(gè)尾燈從右至左順序亮滅；故障時(shí)車6個(gè)尾燈一起明滅閃爍；剎車時(shí)，6個(gè)尾燈全亮三、設(shè)計(jì)語言簡(jiǎn)介VHDL的英文全名是VeryHighSpeed Integrated Circuit HardwareDescription Language,誕生于1982年。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE1076（簡(jiǎn)稱87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。1993年，IEEE對(duì)VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的10761993版本，（簡(jiǎn)稱93版）。有專家認(rèn)為，在新的世紀(jì)中，VHDL于Verilog語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。，與工藝獨(dú)立，方便工藝轉(zhuǎn)換。即混合描述。四、程序代碼module weideng(nrst,haz,left,right,brake,lc,lb,la,ra,rb,rc,/*CLOCK_50*/clk,vga)。//warning,turn left,turn right,braking input nrst,/*CLOCK_50*/clk。//6 light output vga。wire lc,lb,la,ra,rb,rc。//2 HZ reg [19:0]state,next_state。b00_0000_0000_0001_000_000，l1=2039。b00_0000_0000_0100_010_000，l3=2039。b00_0000_0001_0000_000_100，r2=2039。b00_0000_0100_0000_000_001，full=2039。b00_0001_0000_0000_001_111，bl2=2039。b00_0100_0000_0000_100_111，br1=2039。b01_0000_0000_0000_111_010，br3=2039。//position of each stateparameter [4:0] idle_pos=539。d7，l2_pos=539。d9，r1_pos=539。d11，r3_pos=539。d13，bl1_pos=539。d15，bl3_pos=539。d17，br2_pos=539。d19。b0001。case(139。~hazamp。~brake)next_state=l1。~hazamp。~brake)next_state=r1。right)next_state=full。state[l1_pos]:if(brake)next_state=bl1。~brake)next_state=full。state[l2_pos]:if(brake)next_state=bl1。~brake)next_state=full。state[l3_pos]:next_state=idle。elsenext_state=full。else if(hazamp。elsenext_state=r2。else if(hazamp。elsenext_state=r3。state[br1_pos]:if(~brake)next_state=r1。haz)//next_state=full。state[br2_pos]:if(~brake)next_state=r1。haz)//next_state=full。state[br3_pos]:if(~brake)next_state=r1。state[bl1_pos]:if(~brake)next_state=l1。haz)//next_state=full。state[bl2_pos]:if(~brake)next_state=l1。haz)//next_state=full。state[bl3_pos]:if(~brake)next_state=l1。default:next_state=idle。//2hz clock/*divn (.WIDTH(25),.N(25000000))CLOCK_50 u0（.clk(CLOCK_50)，.rst_n(nrst)，.o_clk(cp))。通過本次課程設(shè)計(jì)，使我對(duì)Verilog語言有了更深一步的了解，也對(duì)Quartus II軟件的使用方法和設(shè)計(jì)流程也有了更進(jìn)一步的認(rèn)識(shí)。但每一個(gè)問題我們都會(huì)認(rèn)真修改、調(diào)試，并積極向老師和同學(xué)尋求幫助，直到?jīng)]有錯(cuò)誤為止?？傊舜握n程設(shè)計(jì)不僅對(duì)之前可編程設(shè)計(jì)的理論學(xué)習(xí)進(jìn)行了實(shí)踐，更為我今后的專業(yè)學(xué)習(xí)打下了良好的基礎(chǔ)。數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路和時(shí)序電路。（2）設(shè)計(jì)要求① 畫出電路原理圖（或仿真電路圖）； ② 元器件及參數(shù)選擇； ③ 電路仿真與調(diào)試；④ PCB文件生成與打印輸出。（4）編寫設(shè)計(jì)報(bào)告寫出設(shè)計(jì)與制作的全過程，附上有關(guān)資料和圖紙，有心得體會(huì)。由于計(jì)數(shù)的起始時(shí)間不可能與標(biāo)準(zhǔn)時(shí)間（如北京時(shí)間）一致，故需要在電路上加一個(gè)校時(shí)電路，同時(shí)標(biāo)準(zhǔn)的1HZ時(shí)間信號(hào)必須做到準(zhǔn)確穩(wěn)定。第 1頁 太原理工大學(xué)現(xiàn)代科技學(xué)院學(xué)院《數(shù)字電子技術(shù)》課程設(shè)計(jì)報(bào)告譯 碼 顯 示 電 路時(shí)計(jì)數(shù)器分計(jì)數(shù)器秒計(jì)數(shù)器振蕩器校時(shí)電路報(bào)時(shí)電路多級(jí)分頻器（a）數(shù)字鐘組成框圖2．晶體振蕩器電路晶體振蕩器電路給數(shù)字鐘提供一個(gè)頻率穩(wěn)定準(zhǔn)確的32768Ｈz的方波信號(hào)，可保證數(shù)字鐘的走時(shí)準(zhǔn)確及穩(wěn)定。一般輸出為方波的數(shù)字式晶體振蕩器電路通常有兩類，一類是用ＴＴＬ門電路構(gòu)成；另一類是通過ＣＭＯＳ非門構(gòu)成的電路，本次設(shè)計(jì)采用了后一種。輸出反饋電阻Ｒ１為非門提供偏置，使電路工作于放大區(qū)域，即非門的功能近似于一個(gè)高增益的反相放大器。由于晶體具有較高的頻率穩(wěn)定性及準(zhǔn)確性，從而保證了輸出頻率的穩(wěn)定和準(zhǔn)確。本次設(shè)計(jì)中選擇74HC390。秒個(gè)位計(jì)數(shù)單元為１０進(jìn)制計(jì)數(shù)器，無需進(jìn)制轉(zhuǎn)換，只需將ＱＡ與ＣＰＢ（下降沿有效）相連即可。秒十位計(jì)數(shù)單元為６進(jìn)制計(jì)數(shù)器，需要進(jìn)制轉(zhuǎn)換。十進(jìn)制六進(jìn)制轉(zhuǎn)換電路分個(gè)位和分十位計(jì)數(shù)單元電路結(jié)構(gòu)分別與秒個(gè)位和秒十位計(jì)數(shù)單元完全相同，只不過分個(gè)位計(jì)數(shù)單元的Ｑ３作為向上的進(jìn)位信號(hào)應(yīng)與分十位計(jì)數(shù)單元的ＣＰＡ相連，分十位計(jì)數(shù)單元的Ｑ２作為向上的進(jìn)位信號(hào)應(yīng)與時(shí)個(gè)位計(jì)數(shù)單元的ＣＰＡ相連。利用１片７４ＨＣ３９０實(shí)現(xiàn)１２進(jìn)制計(jì)數(shù)功能的電路如圖（d）所示。4．譯碼驅(qū)動(dòng)及顯示單元電路選擇ＣＤ４５１１作為顯示譯碼電路；選擇ＬＥＤ數(shù)碼管作為顯示單元電路。這里的LED數(shù)碼管是采用共陰的方法連接的。第 3頁 太原理工大學(xué)現(xiàn)代科技學(xué)院學(xué)院《數(shù)字電子技術(shù)》課程設(shè)計(jì)報(bào)告5．校時(shí)電路數(shù)字鐘應(yīng)具有分校正和時(shí)校正功能，因此，應(yīng)截?cái)喾謧€(gè)位和時(shí)個(gè)位的直接計(jì)數(shù)通路，并采用正常計(jì)時(shí)信號(hào)與校正信號(hào)可以隨時(shí)切換的電路接入其中。當(dāng)開關(guān)打向下時(shí)，因?yàn)樾Ｕ盘?hào)和0相與的輸出為0，而開關(guān)的另一端接高電平，正常輸入信號(hào)可以順利通過與或門，故校時(shí)電路處于正常計(jì)時(shí)狀態(tài)；當(dāng)開關(guān)打向上時(shí)，情況正好與上述相反，這時(shí)校時(shí)電路處于校時(shí)狀態(tài)。（f）帶有消抖電路的校正電路6．整點(diǎn)報(bào)時(shí)電路電路應(yīng)在整點(diǎn)前10秒鐘內(nèi)開始整點(diǎn)報(bào)時(shí)，即當(dāng)時(shí)間在59分50秒到59分59秒期間時(shí)，報(bào)時(shí)電路報(bào)時(shí)控制信號(hào)。報(bào)時(shí)電路可選74HC30來構(gòu)成。第 4頁 太原理工大學(xué)現(xiàn)代科技學(xué)院學(xué)院《數(shù)字電子技術(shù)》課程設(shè)計(jì)報(bào)告說明：當(dāng)時(shí)間在59分50秒到59分59秒期間時(shí) 分十位、分個(gè) 位和秒十位均保持不變，分別為5，9和5；因此，可以將分計(jì)數(shù)器十位的Qc和QA，個(gè)位的QD和QA及秒計(jì)數(shù)器十位的QC和QA相與，從而產(chǎn)生報(bào)時(shí)控制信號(hào)。面包板的樣式是：第 6頁 太原理工大學(xué)現(xiàn)代科技學(xué)院學(xué)院