【正文】 C1QB1QA2QA2QA1QA1QC1QD2QA2QC2QD61QB2INA1CLR2CLR2CLR1INA1INB2INA2INB2INA2INB1INA1INA1INB74HC00D161CLR74HC390D6151INB74HC00D111CLRU26B74HC390D74HC390N1174HC390N74HC390DU20B1574HC00D1262INB74HC00D74HC00D***242V1 1000Hz 5V時(shí)，分，秒計(jì)時(shí)電路圖（六）校正電路由74CH51D、74HC00D與電阻組成，校正電路有分校正和時(shí)校正兩部分，電路如圖六。（四）雙六十進(jìn)制電路由2個(gè)六十進(jìn)制連接而成，把分個(gè)位的輸入信號(hào)與秒十位的Qc相連，使其產(chǎn)生進(jìn)位，電路圖如圖四。U1A3123U2A12Com74HC00D74HC00DU5SEVEN_SEG_COM_KABCDEFGU3AV1 32Hz 5V141INA1INB21CLR31QA1QB1QC1QD5677126U413DADBDCDD5OAOBOCODOE1211109151474HC390D43~ELOF~BIOG~LTVCC5V4511BD將十進(jìn)制計(jì)數(shù)器轉(zhuǎn)換為六進(jìn)制的連接方法（二）十進(jìn)制電路由74HC390、7400、數(shù)碼管與4511組成，電路如圖二。五、各功能塊電路圖數(shù)字鐘從原理上講是一種典型的數(shù)字電路，可以由許多中小規(guī)模集成電路組成，所以可以分成許多獨(dú)立的電路。4． 面包板使用久后，有時(shí)插孔間連接銅線會(huì)發(fā)生脫落現(xiàn)象，此時(shí)要將此排插孔做記號(hào)。2． 上圖中連著的黑線表示插孔是相通的。－整點(diǎn)報(bào)時(shí)電路部分四、元器件1．四連面包板1塊（編號(hào)A45）2．鑷子1把 3．剪刀1把4．共陰八段數(shù)碼管6個(gè) 5．網(wǎng)絡(luò)線2米/人 6．CD4511集成塊6塊 7．CD4060集成塊1塊 8．74HC390集成塊3塊 9．74HC51集成塊1塊 10．74HC00集成塊4塊 11．74HC30集成塊1塊 12．10MΩ電阻5個(gè) 13．500Ω電阻14個(gè) 14．30p電容2個(gè)15． 16．蜂鳴器10個(gè)（每班）1）芯片連接圖1)74HC00D2)CD4511第 5頁 太原理工大學(xué)現(xiàn)代科技學(xué)院學(xué)院《數(shù)字電子技術(shù)》課程設(shè)計(jì)報(bào)告3)74HC390D4)74HC51D2．面包板的介紹面包板一塊總共由五部分組成，一豎四橫，面包板本身就是一種免焊電板。74HC30為8輸入與非門。當(dāng)時(shí)間在59分50秒到59分59秒期間時(shí)，分十位、分個(gè)位和秒十位均保持不變，分別為9和5，因此可將分計(jì)數(shù)器十位的QＣ和QＡ、個(gè)位的QＤ和QＡ及秒計(jì)數(shù)器十位的QＣ和QＡ相與，從而產(chǎn)生報(bào)時(shí)控制信號(hào)。實(shí)際使用時(shí)，因?yàn)殡娐烽_關(guān)存在抖動(dòng)問題，所以一般會(huì)接一個(gè)RS觸發(fā)器構(gòu)成開關(guān)消抖動(dòng)電路，所以整個(gè)較時(shí)電路就如圖（f）。即為用COMS與或非門實(shí)現(xiàn)的時(shí)或分校時(shí)電路，In1端與低位的進(jìn)位信號(hào)相連；In2端與校正信號(hào)相連，校正信號(hào)可直接取自分頻器產(chǎn)生的1HZ或2HZ（不可太高或太低）信號(hào)；輸出端則與分或時(shí)個(gè)位計(jì)時(shí)輸入端相連。計(jì)數(shù)器實(shí)現(xiàn)了對(duì)時(shí)間的累計(jì)并以8421BCD碼的形式輸送到CD4511芯片，再由4511芯片把BCD碼轉(zhuǎn)變?yōu)槭M(jìn)制數(shù)碼送到數(shù)碼管中顯示出來。由CD4511把輸進(jìn)來的二進(jìn)制信號(hào)翻譯成十進(jìn)制數(shù)字，再由數(shù)碼管顯示出來。（d）十二進(jìn)制電路另外，圖（d）所示電路中，尚余－２進(jìn)制計(jì)數(shù)單元，正好可作為分頻器２ＨZ輸出信號(hào)轉(zhuǎn)化為１ＨZ信號(hào)之用。時(shí)個(gè)位計(jì)數(shù)單元電路結(jié)構(gòu)仍與秒或個(gè)位計(jì)數(shù)單元相同，但是要求，整個(gè)時(shí)計(jì)數(shù)單元應(yīng)為１２進(jìn)制計(jì)數(shù)器，不是１０的整數(shù)倍，因此需將個(gè)位和十位計(jì)數(shù)單元合并為一個(gè)整體才能進(jìn)行１２進(jìn)制轉(zhuǎn)換。將１０進(jìn)制計(jì)數(shù)器轉(zhuǎn)換為６進(jìn)制計(jì)數(shù)器的電路連接方法如圖 ，其中Ｑ２可作為向上的進(jìn)位信號(hào)與分個(gè)位的計(jì)數(shù)單元的ＣＰＡ相連。ＣＰＡ（下降沒效）與１ＨZ秒輸入信號(hào)相連，Ｑ３可作為向上的進(jìn)位信號(hào)與十位計(jì)數(shù)單元的ＣＰＡ相連。由其內(nèi)部邏輯框圖可知，其為雙2510異步計(jì)數(shù)器，并每一計(jì)數(shù)器均有一個(gè)異步清零端（高電平有效）。（b）CMOS 晶體振蕩器（仿真電路）3．時(shí)間記數(shù)電路第 2頁 太原理工大學(xué)現(xiàn)代科技學(xué)院學(xué)院《數(shù)字電子技術(shù)》課程設(shè)計(jì)報(bào)告一般采用10進(jìn)制計(jì)數(shù)器如74HC290、74HC390等來實(shí)現(xiàn)時(shí)間計(jì)數(shù)單元的計(jì)數(shù)功能。電容Ｃ１、Ｃ２與晶體構(gòu)成一個(gè)諧振型網(wǎng)絡(luò)，完成對(duì)振蕩頻率的控制功能，同時(shí)提供了一個(gè)１８０度相移，從而和非門構(gòu)成一個(gè)正反饋網(wǎng)絡(luò)，實(shí)現(xiàn)了振蕩器的功能。如圖（b）所示，由ＣＭＯＳ非門Ｕ１與晶體、電容和電阻構(gòu)成晶體振蕩器電路，Ｕ２實(shí)現(xiàn)整形功能，將振蕩器輸出的近似于正弦波的波形轉(zhuǎn)換為較理想的方波。不管是指針式的電子鐘還是數(shù)字顯示的電子鐘都使用了晶體振蕩器電路。通常使用石英晶體振蕩器電路構(gòu)成數(shù)字鐘。三、原理框圖1．?dāng)?shù)字鐘的構(gòu)成數(shù)字鐘實(shí)際上是一個(gè)對(duì)標(biāo)準(zhǔn)頻率（1HZ）進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路。（3）制作要求自行裝配和調(diào)試，并能發(fā)現(xiàn)問題和解決問題。因此，我們此次設(shè)計(jì)與制做數(shù)字鐘就是為了了解數(shù)字鐘的原理，、設(shè)計(jì)要求（1）設(shè)計(jì)指標(biāo)① 時(shí)間以12小時(shí)為一個(gè)周期； ② 顯示時(shí)、分、秒；③ 具有校時(shí)功能，可以分別對(duì)時(shí)及分進(jìn)行單獨(dú)校時(shí)，使其校正到標(biāo)準(zhǔn)時(shí)間； ④ 計(jì)時(shí)過程具有報(bào)時(shí)功能，當(dāng)時(shí)間到達(dá)整點(diǎn)前10秒進(jìn)行蜂鳴報(bào)時(shí)； ⑤ 為了保證計(jì)時(shí)的穩(wěn)定及準(zhǔn)確須由晶體振蕩器提供表針時(shí)間基準(zhǔn)信號(hào)。第三篇：數(shù)字電子技術(shù)課設(shè)(數(shù)字鐘)太原理工大學(xué)現(xiàn)代科技學(xué)院學(xué)院《數(shù)字電子技術(shù)》課程設(shè)計(jì)報(bào)告數(shù)字電子技術(shù)課程設(shè)計(jì)報(bào)告題目：多功能數(shù)字鐘課程設(shè)計(jì)學(xué)年：2007學(xué)期：第二學(xué)期專業(yè)：自動(dòng)化班級(jí)：0703學(xué)號(hào)：07100559 姓名：劉磊指導(dǎo)教師及職稱：魏巍時(shí)間：2009年7月9日太原理工大學(xué)現(xiàn)代科技學(xué)院第 0頁 太原理工大學(xué)現(xiàn)代科技學(xué)院學(xué)院《數(shù)字電子技術(shù)》課程設(shè)計(jì)報(bào)告數(shù)字電子技術(shù)課程設(shè)計(jì)報(bào)告一、設(shè)計(jì)目的數(shù)字鐘是一種用數(shù)字電路技術(shù)實(shí)現(xiàn)時(shí)、分、秒計(jì)時(shí)的裝置，與機(jī)械式時(shí)鐘相比具有更高的準(zhǔn)確性和直觀性，且無機(jī)械裝置，具有更更長(zhǎng)的使用壽命，因此得到了廣泛的使用。這也提高了我們獨(dú)立思考與團(tuán)隊(duì)合作的能力。在課程設(shè)計(jì)過程中，我和同組同學(xué)共同討論，期間遇到不少問題。*/ endmodule五、心得體會(huì)Verilog語言是目前電路設(shè)計(jì)中不可缺少的語言之一，其在電子信息、通信、自動(dòng)控制及計(jì)算機(jī)領(lǐng)域中的重要性日益突出。endcaseend//output logicassign la=state[3]，lb=state[4]，lc=state[5]，ra=state[2]，rb=state[1]，rc=state[0]。elsenext_state=bl1。elsenext_state=bl3。//else if(~brakeamp。elsenext_state=bl2。//else if(~brakeamp。elsenext_state=br1。elsenext_state=br3。//else if(~brakeamp。elsenext_state=br2。//else if(~brakeamp。state[r3_pos]:next_state=idle。~brake)next_state=full。state[r2_pos]:if(brake)next_state=br1。~brake)next_state=full。state[r1_pos]:if(brake)next_state=br1。state[full_pos]:if(~brake)next_state=idle。elsenext_state=l3。else if(hazamp。elsenext_state=l2。else if(hazamp。elsenext_state=idle。else if(brake|haz|leftamp。~leftamp。else if(rightamp。~rightamp。b1)state[idle_pos]:if(leftamp。if(!nrst)stateelsestate//state transition ***always (haz,