【正文】 實(shí)現(xiàn)輸出頻率的調(diào)節(jié)，因此很難將頻率調(diào)到某一固定值 。 在 70 年代后，微處理器的出現(xiàn)，可以利用處理器、戶了 D 和 D/A，硬件和軟件使波形發(fā)生器的功能擴(kuò)大，產(chǎn)生更加復(fù)雜的波形 [24〕。 90 年代末，出現(xiàn)幾種真正高性能、高價(jià)格的函數(shù)發(fā)生器 [26〕、但是HP 公司推出了型號(hào)為 HP77OS 的信號(hào)模擬裝置系統(tǒng)，它由 HP877OA 任意 中國石油大學(xué)（北京 )本科設(shè)計(jì) 第 VI 頁 波形數(shù)字化和 HP1776A 波形發(fā)生軟件組成。不久以后， Analogic 公司推出了型號(hào)為 Data一 2020 的多波形合成器， Leeroy 公司生產(chǎn)的型號(hào)為 9100 的任意波形發(fā)生器等。由上面的產(chǎn)品可以看出，函數(shù)波形發(fā)生器發(fā)展很快近幾年來，國際上波形發(fā)生器技術(shù)發(fā)展主要體現(xiàn)在以下幾個(gè)方面 : ，輸出波形頻率的提高，使得波形發(fā)生器能應(yīng)用于越來越廣的領(lǐng)域。波形發(fā)生器通常允許用一系列的點(diǎn)、直線和固定的函數(shù)段把波形數(shù)據(jù)存入存儲(chǔ)器。從而促進(jìn)了函數(shù) 波形發(fā)生器向任意波形發(fā)生器的發(fā)展，各種計(jì)算機(jī)語言的飛速發(fā)展也對(duì)任意波形發(fā)生器軟件技術(shù)起到了推動(dòng)作用。 VXI 資源結(jié)合。由于 VXI 總線的逐漸成熟和對(duì)測(cè)量儀器的高要求，在很多領(lǐng)域需要使用 VXI 系統(tǒng)測(cè)量產(chǎn)生復(fù)雜的波形， VXI 的系統(tǒng)資源提供了明顯的優(yōu)越性，但由于開發(fā) VXI 模塊的周期長，而且需要專門的 VXI 機(jī)箱的配套使用，使得波形發(fā)生器 VXI 模塊僅限于航空、軍事及國防等大型領(lǐng)域。 ，臺(tái)式儀器在走了一段下坡路之后，又重新繁榮起來。這些新一代臺(tái)式儀器具有多種特性，可以執(zhí)行多種功能。 中國石油大學(xué)（北京 )本科設(shè)計(jì) 第 VII 頁 國外波形發(fā)生器產(chǎn)品介紹 早在 1978 年，由美國 Wavetek 公司和日本東亞電波工業(yè)公司公布了最高取樣 頻率為 SMHz，可以形成 256 點(diǎn) (存儲(chǔ)長度 )波形數(shù)據(jù)，垂直分辨率為 sbit，主要用于振動(dòng)、醫(yī)療、材料等領(lǐng)域的第一代高性能信號(hào)源，經(jīng)過將近 30 年的發(fā)展，伴隨著電子元器件、電路、及生產(chǎn)設(shè)備的高速化、高集成化，波形發(fā)生器的性能有了飛速的提高。波形操作方法的好壞，是由波形發(fā)生器控制軟件質(zhì)量保證的，編輯功能增加的越多，波形形成的操作性越好。 函數(shù)波形發(fā)生器的幾種實(shí)現(xiàn) 方式 任意波形發(fā)生器得實(shí)現(xiàn)方案主要有程序控制輸出、 DMA 輸出、可變時(shí)鐘計(jì)數(shù)器尋址和直接數(shù)字頻率合成等多種方式。這種方式具有電路簡單、實(shí)現(xiàn)方便等特點(diǎn)。波形數(shù)據(jù)輸出依靠指令的執(zhí)行來完成，當(dāng)需要同時(shí)輸出多個(gè)信號(hào)時(shí)，相鄰信號(hào)通道的輸出存在時(shí)間差 。 DMA 輸出方式 DMA(direetmemo 仃 aecess)方式輸出不依賴于程序的執(zhí)行，由 DMA 控制器申請(qǐng)總線控制權(quán)，通過地址總線給出存儲(chǔ)器的地址信號(hào)，同時(shí)選通存儲(chǔ)器和 D/A 轉(zhuǎn)換器，在兩者之間建立直接的數(shù)據(jù)通道，使存儲(chǔ)器相應(yīng)單元中的波形數(shù)據(jù)傳送給 D/A 轉(zhuǎn)換器轉(zhuǎn)換后輸出信號(hào)。但也存在一些問題，如波形輸出期間，微處理器因?yàn)槭チ丝偩€控制權(quán)，無法進(jìn)行其他操作 。 可變時(shí)鐘計(jì)數(shù) 器尋址方式 采用可變時(shí)鐘計(jì)數(shù)器尋址波形存儲(chǔ)器表，該方法是一種傳統(tǒng)型任意波形發(fā)生器。 圖 1一 1可變時(shí)鐘計(jì)數(shù)器尋址的任意波形發(fā)生 圖中的計(jì)數(shù)器實(shí)際上是一個(gè)地址發(fā)生器，計(jì)數(shù)器的觸發(fā)時(shí)鐘脈沖由一個(gè)頻率可以控制的頻率發(fā)生器產(chǎn)生，通過改變頻率發(fā)生器的頻率設(shè)置值，實(shí)現(xiàn)調(diào)整計(jì)數(shù)器產(chǎn)生的地址變化速率，從而改變輸出的任意波形的頻率?？梢妭鹘y(tǒng)的任意波形 發(fā)生器采用可變時(shí)鐘和計(jì)數(shù)器尋址波形存儲(chǔ)器表，此方法的優(yōu)點(diǎn)是產(chǎn)生的地址連續(xù)，輸出波形質(zhì)量高。 直接數(shù)字頻率合成方式 Dos(direetdigitalsynthesizer)[9〕是在一組存儲(chǔ)器單元中按照信號(hào)波形數(shù)據(jù)點(diǎn)的輸出次序存儲(chǔ)了將要輸出波形的數(shù)據(jù)，在控制電路的協(xié)調(diào)控制下，以一定的速率，周而復(fù)始地將波形數(shù)據(jù)依次發(fā)送給 D/A 轉(zhuǎn)換器轉(zhuǎn)換成 相應(yīng)的模擬信號(hào)。如需更新輸出信號(hào)，不必改動(dòng)任何線路和元器件，只需改寫存儲(chǔ)器中的波形數(shù)據(jù)即可。如圖 1 一 2為其工作流程圖。頻率合成理論早在 30 年代就開始提出， 迄今為止已有 70年的發(fā)展歷史。頻率合成大致經(jīng)歷了三個(gè)主要階段 :直接頻率合成 。直接數(shù)字頻率合成。它利用混頻器、倍頻器、分頻器與帶通濾波器來完成四則運(yùn)算。缺點(diǎn)是直接合成由于使用了大量硬設(shè)備如混頻器、倍頻器、分頻 器、帶通濾波器等，因而體積大、造價(jià)高。而且頻率范圍越寬，寄生分量也就越多。直接頻率合成技術(shù)的固有缺點(diǎn)在間接頻率合成技術(shù)中得到了很到的改善。鎖相環(huán)路(PLL)是一個(gè)能夠跟蹤輸入信號(hào)相位的閉環(huán)自動(dòng)控住系統(tǒng)。但是由于其復(fù)雜的技術(shù)原理直到 1947 年鎖相環(huán)路才第一次用于電 視接收機(jī)水平和垂直的同步掃描。它在無線電技術(shù)的各個(gè)領(lǐng)域得到了很廣泛的應(yīng)用。主要表現(xiàn)在高頻率分辨率與快速轉(zhuǎn)換頻率之間的矛盾。 第 2 章 直接數(shù)字頻率合成器的原理及性能 第 1 頁 這種技術(shù)是用數(shù)字計(jì)算機(jī)和數(shù)模變換器來產(chǎn)生信號(hào)。 這種技術(shù)是用數(shù)字計(jì)算機(jī)和數(shù)模變換器來產(chǎn)生信號(hào)。或者是查閱表格上所存儲(chǔ)的波形值。這種合成技術(shù)具有相對(duì)帶寬很寬，頻率切換時(shí)間短 (ns 級(jí) )，分辨率高 (uHz)，相位變化連續(xù)，低相位噪聲和低漂移，數(shù)字調(diào)制功能，可編程及數(shù)字化易于集成，易于調(diào)整等一系列性能指標(biāo)遠(yuǎn)遠(yuǎn)超過了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為各種電子系統(tǒng)提供了優(yōu)于模擬信號(hào)源性能的高質(zhì)量的頻率源。 頻率合成器主要指標(biāo) 信號(hào)源的一個(gè)重要指標(biāo)就是能輸出頻率準(zhǔn)確可調(diào)的所需信號(hào)。利用頻率合成技術(shù)制成的信號(hào)發(fā)生器，通常被稱為頻率合成器。頻率合成器的主要指標(biāo)如下 : (fmin~fmax):指的是輸出的最小頻率和最大頻率之間的變化范圍。 :指的是輸出頻率的最小間隔。 :頻譜純度以雜散分量和相位噪聲來衡量，雜散分量為諧波分量和非諧波分量兩種，主要由頻率合成過程中的非線性失真產(chǎn)生，相位噪聲是衡量輸出信號(hào)相位抖動(dòng)大小的參數(shù)。 第 2 章 直接數(shù)字頻率合成器的原理及性能 第 1 頁 DDS 原理 DDS 是一種全數(shù)字的頻率合成方法，其基本結(jié)構(gòu)主要由相位累加器、波形 ROM、 D/A 轉(zhuǎn)換器和低通濾波器四個(gè)部分構(gòu)成，如圖 2一 1所示。 圖 2一 2相位累加器結(jié)構(gòu)圖 相位累加器由一個(gè) N位的加法器和一個(gè) N位的寄存器構(gòu)成，通過把上一個(gè) 時(shí)鐘的累加結(jié)果反饋回加法器的輸入端而實(shí)現(xiàn)累加功能。這里 N為相位累加器的字長， K稱為頻率控制字。 圖 2一 3波形 ROM 示意圖 其中相位累加器字長為 N， DDS 控制時(shí)鐘頻率為 fC，頻率控制字為K。相位累加器由加法器與累加寄存器級(jí) 聯(lián)構(gòu)成。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。 DDS 的核心就是相位累加器，利用它來產(chǎn)生信號(hào)遞增的相位信息，整個(gè) DDS 系統(tǒng)在統(tǒng)一的參考時(shí)鐘下工作，每個(gè)時(shí)鐘周期相位累加器作加法運(yùn)算一次。對(duì)于幅值歸一化的正弦波信號(hào)的瞬時(shí)幅值完全由瞬時(shí)相位來決定，因?yàn)椤?ROM 表完成將累加器相位信息轉(zhuǎn)換為幅值信息的功能。相位累加器利用 Nbit 二進(jìn)制加法器的模溢出特性來模擬理想正弦波的 2: 第 2 章 直接數(shù)字頻率合成器的原理及性能 第 1 頁 相位周期。用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的相位取樣地址，這樣就可以把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值 (二進(jìn)制編碼 )經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。系統(tǒng)工作時(shí)，累加器的單個(gè)時(shí)鐘周期的增量值為 相應(yīng)角頻率 因 DDS輸出信號(hào)是對(duì)正弦波的抽樣合成的，所以應(yīng)滿足 Niqust定理要求， 即，也就是要求，根據(jù)頻譜性能要求。可見， DDs 基于累加器相位控制方式給它帶來了微步進(jìn)的優(yōu)勢(shì)。(2)頻 率切換速度快，可達(dá) us量級(jí) 。(4)可以輸出寬帶正交信號(hào) 。(6)可以產(chǎn)生任意波形 。 但 DDS 也有比較明顯的缺點(diǎn) :(l)輸出信號(hào)的雜散比較大 。 DDS 輸出雜散比較大，這是由于信號(hào)合成過程中的相位截?cái)嗾`差、 D/A 轉(zhuǎn)換器的截?cái)嗾`差和 D/A 轉(zhuǎn)換器的非線性造成的。如通過增長波形 ROM的長度也減小相位截?cái)嗾`差 。在比較新的 DDS 芯片中普遍都采用了 1Zbit的 D/A 轉(zhuǎn)換器。已有研究在對(duì) DDS 輸出的頻譜做了大量的分析后，總結(jié)出了誤差的領(lǐng)域分布規(guī)律建立了誤差模型，在分析 DDS 頻譜特性的基礎(chǔ)上又提出了一些降低雜散功率的方法 。和 C 語言一樣， G語言定義了數(shù)據(jù)模型、結(jié)構(gòu)類型和模塊調(diào)用語法規(guī)則等編程語言的基本要素，在功能的完 善性和應(yīng)用的靈活性上不比任何高級(jí)語言差。這些擴(kuò)展函數(shù)主要是關(guān)于數(shù)據(jù)采集、 GPIB 和串行儀器控制，以及數(shù)據(jù)分析、數(shù)據(jù)顯示和數(shù)據(jù)存儲(chǔ)。 G 語言和傳統(tǒng)語言最大的區(qū)別在于編程方式，一般的高級(jí)語言采用文本編程，而 G語言采用圖形化的編程方式。它是作為專用集成電路 (ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA 的基本特點(diǎn)主要有 :(l)采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投 片生產(chǎn)，就能得到合用的芯片。 (3)FPGA 內(nèi)部有豐富的觸發(fā)器和 FO 引腳。 (5)FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 FPGA 具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件功能可以像軟件一樣通過編程來修改。用單片機(jī)配置 FPGA 器件時(shí)，關(guān)鍵在于產(chǎn)生合適的時(shí)序。 Cyclone 一 ll[12)系列 FPGA 主要由輸入輸出單元 IoE、掩埋數(shù)組 EAB、邏輯數(shù)組 LAB 及內(nèi)部聯(lián)機(jī)組成。所以， EAB 不僅可以用于內(nèi)存，還可以事先寫入查表值來用它構(gòu)成如乘法器、糾錯(cuò)邏輯等電 路。 Altera 公司 FPGA 器件 Cyclone 一 11系列的組成主要包括 :(l)邏輯數(shù)組，由多個(gè)邏輯數(shù)組塊 (LogicArrayBlocks， LABs)排列而成，用于實(shí)現(xiàn)大部分邏輯功能 。(3)豐富的多層互連結(jié)構(gòu)的可編程聯(lián)機(jī) 。(5)鎖相環(huán)(PLL)，用于時(shí)鐘的鎖定與同步、能夠?qū)崿F(xiàn)時(shí)鐘的倍 頻和分頻 。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時(shí) 需要對(duì)片內(nèi)的 RAM 進(jìn)行編程。加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成以后， FPGA 進(jìn)入工作狀態(tài)。 FPGA 的編程無須專用的 FPGA編程器，只須用通用的 EPROM、 PROM 編程器即可。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的的電路功能。 FPGA 的編程技術(shù)。其中， SRAM 是迄今為止應(yīng)用范圍最廣的架構(gòu)，主要因?yàn)樗俣瓤烨揖哂锌芍鼐幊棠芰?，而反熔絲 FPGA 只具有一次可編程 (oneTimeProgrammabfe， OTP)能力?；?SRAM 的 FPGA 器件經(jīng)常帶來一些其他的成本，包括 :啟動(dòng) PROMS 支持安全和 保密應(yīng)用的備用電池等等。 打開 Quartus II 軟件并建立工程 Quartus II 軟件是可編程邏輯器件集成開發(fā)環(huán)境。 (1) 打開 Quartus II 軟件。出現(xiàn)一系列對(duì)話框，其他保持默認(rèn)值。 第 3 章 基于 FPGA的 DDS模塊的實(shí)現(xiàn) 第頁 III 圖 新建工程路徑、名稱、頂層實(shí)體指定對(duì)話框 （ 3） 在以上步驟上繼續(xù)點(diǎn)擊 “NEXT”，直到如圖 所示對(duì)話選擇目標(biāo)器件為 Cyclone 系列的 EP1C6Q240C8。繼續(xù)點(diǎn)擊 “NEXT”即可完成新建工程的操作。 （ 1） 在 Quartus II軟件里選擇 File→New 打開新建文件夾對(duì)話框，如圖 所示，選擇 Block Diagram/Schematic File，單擊 OK，即建立了一個(gè)空的頂層模塊。等待最后生成電路。 第 3 章 基于 FPGA的 DDS模塊的實(shí)現(xiàn) 第頁 VII 圖 新建 VHDL編程模塊文件夾對(duì)話框 （ 2）每個(gè) VHDL編程模塊保存命名為自己所需的名稱。如圖 圖 新建 Vector Waveform File 新建 Vector Waveform File 成功后，選擇“ ViewUtility WindowsNo 第 3 章 基于 FPGA的 DDS模塊的實(shí)現(xiàn) 第頁 VIII Quart。 SH 設(shè)計(jì)輸入工具或各種工業(yè)標(biāo)準(zhǔn)的 EDA設(shè)計(jì)輸入工具 QuartuSH強(qiáng)大的集成功能允許信息在各種應(yīng)用程序間自由交流，設(shè)計(jì)者可在一個(gè)工程內(nèi)直接從某個(gè)設(shè)計(jì)文件轉(zhuǎn)換到其他任何設(shè)計(jì)文件，而不必理會(huì)設(shè)計(jì)文件是圖形格式、文本格式，還是波形格式。如此眾多的設(shè)計(jì)方法幫助設(shè)計(jì)者輕松地完成設(shè)計(jì)輸入。消息處理器可以自動(dòng)定位編譯過程中發(fā)現(xiàn)的錯(cuò)誤，編譯器還可以優(yōu)化設(shè)