【正文】 平面上的噪聲也會(huì)影響正反饋振蕩電路。確實(shí)高速布線與 EMI 的要求有很多沖突。 所以, 最好先用安排走線和 PCB 迭層的技巧來解決或減少 EMI的問題, 如高速信號(hào)走內(nèi)層。如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾？現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。 例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對(duì)的走線間距等。 另外, 手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。 所以, 選擇一個(gè)繞線引擎能力強(qiáng)的布線器, 才是解決之道。test coupon 是用來以 TDR (Time Domain Reflectometer) 測量所生產(chǎn)的 PCB 板的特性阻抗是否滿足設(shè)計(jì)需求。 所以， test coupon 上的走線線寬和線距(有差分對(duì)時(shí))要與所要控制的線一樣。 為了減少接地引線(ground lead)的電感值， TDR 探棒(probe)接地的地方通常非常接近量信號(hào)的地方(probe tip)， 所以， test coupon 上量測信號(hào)的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。 只是在高速信號(hào)線旁敷銅時(shí)要注意敷銅與信號(hào)線的距離， 因?yàn)樗蟮你~會(huì)降低一點(diǎn)走線的特性阻抗。1是否可以把電源平面上面的信號(hào)線使用微帶線模型計(jì)算特性阻抗？電源和地平面之間的信號(hào)是否可以使用帶狀線模型計(jì)算？是的， 在計(jì)算特性阻抗時(shí)電源平面跟地平面都必須視為參考平面。1在高密度印制板上通過軟件自動(dòng)產(chǎn)生測試點(diǎn)一般情況下能滿足大批量生產(chǎn)的測試要求嗎？一般軟件自動(dòng)產(chǎn)生測試點(diǎn)是否滿足測試需求必須看對(duì)加測試點(diǎn)的規(guī)范是否符合測試機(jī)具的要求。1添加測試點(diǎn)會(huì)不會(huì)影響高速信號(hào)的質(zhì)量？至于會(huì)不會(huì)影響信號(hào)質(zhì)量就要看加測試點(diǎn)的方式和信號(hào)到底多快而定。前者相當(dāng)于是加上一個(gè)很小的電容在在線，后者則是多了一段分支。影響大小可透過仿真得知。1若干 PCB 組成系統(tǒng)，各板之間的地線應(yīng)如何連接？各個(gè) PCB 板子相互連接之間的信號(hào)或電源在動(dòng)作時(shí)，例如 A 板子有電源或信號(hào)送到 B 板子，一定會(huì)有等量的電流從地層流回到 A 板子 (此為 Kirchoff current law)。所以，在各個(gè)不管是電源或信號(hào)相互連接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，這樣可以降低地層上的噪聲。1能介紹一些國外關(guān)于高速 PCB 設(shè)計(jì)的技術(shù)書籍和數(shù)據(jù)嗎？現(xiàn)在高速數(shù)字電路的應(yīng)用有通信網(wǎng)路和計(jì)算器等相關(guān)領(lǐng)域。計(jì)算器相關(guān)應(yīng)用也因?yàn)樾酒倪M(jìn)步，無論是一般的 PC 或服務(wù)器(Server)，板子上的最高工作頻率也已經(jīng)達(dá)到 400MHz (如 Rambus) 以上。 這些設(shè)計(jì)需求都有廠商可大量生產(chǎn)。(W/H) 及 1(Er)15 的情況才能應(yīng)用。此公式必須在 W/H 及 T/H 的情況才能應(yīng)用。因?yàn)椴罘中盘?hào)的應(yīng)用原理最重要的一點(diǎn)便是利用差分信號(hào)間相互耦合(coupling)所帶來的好處，如 flux cancellation，抗噪聲(noise immunity)能力等。1剛?cè)岚逶O(shè)計(jì)是否需要專用設(shè)計(jì)軟件與規(guī)范？國內(nèi)何處可以承接該類電路板加工？可以用一般設(shè)計(jì) PCB 的軟件來設(shè)計(jì)柔性電路板(Flexible Printed Circuit)。由于制造的工藝和一般 PCB 不同，各個(gè)廠商會(huì)依據(jù)他們的制造能力會(huì)對(duì)最小線寬、最小線距、最小孔徑(via)有其限制。至于生產(chǎn)的廠商可上網(wǎng)“FPC”當(dāng)關(guān)鍵詞查詢應(yīng)該可以找到。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將 PCB的地層與 chassis ground 做連接，以盡量縮小整個(gè)電流回路面積，也就減少電磁輻射。有些多重電源的系統(tǒng)可能會(huì)要求某些電源之間起來的順序與快慢有某種規(guī)范。3. 確認(rèn) reset 信號(hào)是否達(dá)到規(guī)范要求。接下來依照系統(tǒng)運(yùn)作原理與 bus protocol 來 debug。以下提供幾個(gè)注意的地方：控制走線特性阻抗的連續(xù)與匹配。一般?？吹降拈g距為兩倍線寬。不同芯片信號(hào)的結(jié)果可能不同。避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重疊在一起，因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。但是 PCB 板的制作成本會(huì)增加。除此以外，可以預(yù)留差分端接和共模端接，以緩和對(duì)時(shí)序與信號(hào)完整性的影響。但是為什么有時(shí) LC 比 RC 濾波效果差？LC 與 RC 濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如 RC。2濾波時(shí)選用電感，電容值的方法是什么？電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應(yīng)能力。電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。而電容的ESR/ESL 也會(huì)有影響。2如何盡可能的達(dá)到 EMC 要求，又不致造成太大的成本壓力？PCB 板上會(huì)因 EMC 而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了 ferrite bead、choke等抑制高頻諧波器件的緣故。以下僅就 PCB 板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。注意高頻器件擺放的位置，不要太靠近對(duì)外的連接器。在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼暋?duì)外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到 chassis ground。但要注意 guard/shunt traces 對(duì)走線特性阻抗的影響。2當(dāng)一塊 PCB 板中有多個(gè)數(shù)/模功能塊時(shí)，常規(guī)做法是要將數(shù)/模地分開，原因何在？將數(shù)/模地分開的原因是因?yàn)閿?shù)字電路在高低電位切換時(shí)會(huì)在電源和地產(chǎn)生噪聲，噪聲的大小跟信號(hào)的速度及電流大小有關(guān)。也就是說數(shù)模地不分割的方式只能在模擬電路區(qū)域距產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠(yuǎn)時(shí)使用。道理何在？數(shù)模信號(hào)走線不能交叉的要求是因?yàn)樗俣壬钥斓臄?shù)字信號(hào)其返回電流路徑(return current path)會(huì)盡量沿著走線的下方附近的地流回?cái)?shù)字信號(hào)的源頭，若數(shù)模信號(hào)走線交叉，則返回電流所產(chǎn)生的噪聲便會(huì)出現(xiàn)在模擬電路區(qū)域內(nèi)。而阻抗值跟走線方式有絕對(duì)的關(guān)系， 例如是走在表面層(microstrip)或內(nèi)層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會(huì)影響走線的特性阻抗值。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學(xué)算法的限制而無法考慮到一些阻抗不連續(xù)的布線情況，這時(shí)候在原理圖上只能預(yù)留一些terminators(端接)，如串聯(lián)電阻等，來緩和走線阻抗不連續(xù)的效應(yīng)。2哪里能提供比較準(zhǔn)確的 IBIS 模型庫？IBIS 模型的準(zhǔn)確性直接影響到仿真的結(jié)果。也就是說，如果用了 A 廠商的器件，只有他們有能力提供他們器件準(zhǔn)確模型數(shù)據(jù)，因?yàn)闆]有其它人會(huì)比他們更清楚他們的器件是由何種工藝做出來的。在高速 PCB 設(shè)計(jì)時(shí)，設(shè)計(jì)者應(yīng)該從那些方面去考慮 EMC、EMI 的規(guī)則呢？一般 EMI/EMC 設(shè)計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面. 前者歸屬于頻率較高的部分(30MHz)后者則是較低頻的部分(30MHz). , PCB 疊層的安排, 重要聯(lián)機(jī)的走法, 器件的選擇等, 如果這些沒有事前有較佳的安排, 事后解決則會(huì)事倍功半, 增加成本. 例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對(duì)外的連接器, 高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射, 器件所推的信號(hào)之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲. 另外, 注意高頻信號(hào)電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance 盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. 最后, 適當(dāng)?shù)倪x擇PCB 與外殼的接地點(diǎn)(chassis ground)。 PLD 的設(shè)計(jì)的初學(xué)者可以采用 PLD 芯片廠家提供的集成環(huán)境，在做到百萬門以上的設(shè)計(jì)時(shí)可以選用單點(diǎn)工具。常規(guī)的電路設(shè)計(jì)，INNOVEDA 的 PADS 就非常不錯(cuò)，且有配合用的仿真軟件，而這類設(shè)計(jì)往往占據(jù)了 70%的應(yīng)用場合。（大唐電信技術(shù)專家 王升）3對(duì) PCB 板各層含義的解釋Topoverlay 頂層器件名稱， 也叫 top silkscreen 或者 top ponent legend, 比如 R1 C5, multilayer如果你設(shè)計(jì)一個(gè) 4 層板，你放置一個(gè) free pad or via, 定義它作為multilay 那么它的 pad 就會(huì)自動(dòng)出現(xiàn)在 4 個(gè)層 上，如果你只定義它是 top layer, 那么它的 pad 就會(huì)只出現(xiàn)在頂層上。而 射 頻電路的布局（layout)和布線（routing)應(yīng)該和原理圖一起考慮的，因?yàn)椴季植季€都會(huì)造成分布效應(yīng)。Mentor 公司的 boardstation 中有專門的 RF 設(shè)計(jì)模塊，能夠滿足這些要求。32G 以上高頻 PCB 設(shè)計(jì)，微帶的設(shè)計(jì)應(yīng)遵循哪些規(guī)則?射頻微帶線設(shè)計(jì)，需要用三維場分析工具提取傳輸線參數(shù)。3對(duì)于全數(shù)字信號(hào)的 PCB，板上有一個(gè) 80MHz 的鐘源。一般擔(dān)心時(shí)鐘驅(qū)動(dòng)能力，是因?yàn)槎鄠€(gè)時(shí)鐘負(fù)載造成。選擇驅(qū)動(dòng)芯片，除了保證與負(fù)載基本匹配，信號(hào)沿滿足要求（一般時(shí)鐘為沿有效信號(hào)），在計(jì)算系統(tǒng)時(shí)序時(shí)，要算上時(shí)鐘在驅(qū)動(dòng)芯片內(nèi)時(shí)延。采用單獨(dú)的時(shí)鐘信號(hào)板，會(huì)增加信號(hào)布線長度。如果要長距離傳輸，建議采用差分信號(hào)。327M,SDRAM 時(shí)鐘線（80M90M），這些時(shí)鐘線二三次諧波剛好在 VHF 波段，從接收端高頻竄入后干擾很大。這時(shí)需要修改一下信號(hào)占空比。這樣可以抑制二次反射，但不會(huì)影響時(shí)鐘沿速率。3什么是走線的拓?fù)浼軜?gòu)？Topology,有的也叫 routing 。而且作前仿真時(shí)，采用何種拓樸對(duì)工程師要求很高，要求對(duì)電路原理，信號(hào)類型，甚至布線難度等都要了解。層迭對(duì) EMI 來講，我認(rèn)為主要是提供信號(hào)最短回流路徑，減小耦合面積，抑制差模干擾。4為何要鋪銅？一般鋪銅有幾個(gè)方面原因。２，PCB 工藝要求。３，信號(hào)完整性要求，給高頻數(shù)字信號(hào)一個(gè)完整的回流路徑，并減少直流網(wǎng)絡(luò)的布線。4在一個(gè)系統(tǒng)中，包含了 dsp 和 pld，請(qǐng)問布線時(shí)要注意哪些問題呢？看你的信號(hào)速率和布線長度的比值。另外對(duì)于多個(gè) DSP，時(shí) 鐘 ，數(shù)據(jù) 信號(hào)走線拓普也會(huì)影響信號(hào)質(zhì)量和時(shí)序，需要關(guān)注。4什么是“信號(hào)回流路徑”？信號(hào)回流路徑,即 return current。這個(gè)在地或電源上的返回信號(hào)就稱信號(hào)回流路徑。SI 分析的就是這個(gè)圍場的電磁特性，以及他們之間的耦合。一般使用 EBD 模型。也可以使用多板仿真軟件（HYPERLYNX 或 IS_multiboard），建立多板系統(tǒng)時(shí)，輸入接插件的分布參數(shù)，一般從接插件手冊中得到。4請(qǐng)問端接的方式有哪些？端接（terminal）,也稱匹配。其中源端匹配一般為電阻串聯(lián)匹配，終端匹配一般為并聯(lián)匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC 匹配，肖特基二極管匹配。4采用端接（匹配）的方式有什么規(guī)則？數(shù)字電路最關(guān)鍵的是時(shí)序問題，加匹配的目的是改善信號(hào)質(zhì)量，在判決時(shí)刻得到可以確定的信號(hào)。Mentor ICX 產(chǎn)品教材中有關(guān)于匹配的一些資料。50、能否利用器件的 IBIS 模型對(duì)器件的邏輯功能進(jìn)行仿真？如果不能，那么如何進(jìn)行電路的板級(jí)和系統(tǒng)級(jí)仿真？IBIS 模型是行為級(jí)模型，不能用于功能仿真。 5在數(shù)字和模擬并存的系統(tǒng)中，有 2 種處理方法，一個(gè)是數(shù)字地和模擬地分開，比如在地層，數(shù)字地是獨(dú)立地一塊，模擬地獨(dú)立一塊，單點(diǎn)用銅皮或 FB 磁珠連接，而電源不分開；另一種是模擬電源和數(shù)字電源分開用 FB 連接，而地是統(tǒng)一地地。因?yàn)殡娫春偷貙?duì)高頻信號(hào)是等效的。但是，分割可能造成信號(hào)回流路徑不完整，影響數(shù)字信號(hào)的信號(hào)質(zhì)量，影響系統(tǒng) EMC 質(zhì)量?，F(xiàn)在也有一些混合設(shè)計(jì)，不分電源和地，在布局時(shí)，按照數(shù)字部分、模擬部分分開布局布線，避免出現(xiàn)跨區(qū)信號(hào)。標(biāo)準(zhǔn)頒布都有相應(yīng)的原因，標(biāo)準(zhǔn)和測試方法。為了保證兩根信號(hào)完全一致，在布線時(shí)要保持并行，線寬、線間距保持不變。有些也用 Hspice。5在布局、布線中如何處理才能保證 50M 以上信號(hào)的穩(wěn)定性高速數(shù)字信號(hào)布線，關(guān)鍵是減小傳輸線對(duì)信號(hào)質(zhì)量的影響。數(shù)字電路中，高速信號(hào)是用信號(hào)上升延時(shí)間來界定的。5室外單元的射頻部分，中頻部分，乃至對(duì)室外單元進(jìn)行監(jiān)控的低頻電路部分往往采用部署在同一 PCB 上，請(qǐng)問對(duì)這樣的 P