【正文】 與電磁干擾或信號(hào)波長(zhǎng)相比必須充分小,才能有效地抵消電磁干擾和電磁輻射,即節(jié)距越小,EMC性能越好。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。 要注意的是信號(hào)走線盡量不要跨過(guò)有分割的地方(moat), 還有不要讓電源和信號(hào)的回流電流路徑(returning current path)變太大。test coupon 是用來(lái)以 TDR (Time Domain Reflectometer) 測(cè)量所生產(chǎn)的 PCB 板的特性阻抗是否滿足設(shè)計(jì)需求。影響大小可透過(guò)仿真得知。因?yàn)椴罘中盘?hào)的應(yīng)用原理最重要的一點(diǎn)便是利用差分信號(hào)間相互耦合(coupling)所帶來(lái)的好處，如 flux cancellation，抗噪聲(noise immunity)能力等。以下提供幾個(gè)注意的地方：控制走線特性阻抗的連續(xù)與匹配。2濾波時(shí)選用電感，電容值的方法是什么？電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應(yīng)能力。但要注意 guard/shunt traces 對(duì)走線特性阻抗的影響。在高速 PCB 設(shè)計(jì)時(shí)，設(shè)計(jì)者應(yīng)該從那些方面去考慮 EMC、EMI 的規(guī)則呢？一般 EMI/EMC 設(shè)計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面. 前者歸屬于頻率較高的部分(30MHz)后者則是較低頻的部分(30MHz). , PCB 疊層的安排, 重要聯(lián)機(jī)的走法, 器件的選擇等, 如果這些沒有事前有較佳的安排, 事后解決則會(huì)事倍功半, 增加成本. 例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對(duì)外的連接器, 高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射, 器件所推的信號(hào)之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲. 另外, 注意高頻信號(hào)電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance 盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. 最后, 適當(dāng)?shù)倪x擇PCB 與外殼的接地點(diǎn)(chassis ground)。一般擔(dān)心時(shí)鐘驅(qū)動(dòng)能力，是因?yàn)槎鄠€(gè)時(shí)鐘負(fù)載造成。而且作前仿真時(shí)，采用何種拓樸對(duì)工程師要求很高，要求對(duì)電路原理，信號(hào)類型，甚至布線難度等都要了解。這個(gè)在地或電源上的返回信號(hào)就稱信號(hào)回流路徑。50、能否利用器件的 IBIS 模型對(duì)器件的邏輯功能進(jìn)行仿真？如果不能，那么如何進(jìn)行電路的板級(jí)和系統(tǒng)級(jí)仿真？IBIS 模型是行為級(jí)模型，不能用于功能仿真。5在布局、布線中如何處理才能保證 50M 以上信號(hào)的穩(wěn)定性高速數(shù)字信號(hào)布線，關(guān)鍵是減小傳輸線對(duì)信號(hào)質(zhì)量的影響。5mentor 的產(chǎn)品結(jié)構(gòu)如何？Mentor Graphics 的 PCB 工具有 WG(原 veribest)系列和 Enterprise(boardstation)系列。6“機(jī)構(gòu)的防護(hù)”是不是機(jī)殼的防護(hù)？是的。如果沒辦法改變現(xiàn)有的金屬材質(zhì)，則建議在機(jī)構(gòu)內(nèi)部加上防電材料，加強(qiáng) PCB 的地，同時(shí)想辦法讓 LCD 接地。這種方式一般只對(duì)個(gè)別關(guān)鍵網(wǎng)絡(luò)進(jìn)行分析，因?yàn)橐?jì)算的組合太多，仿真速度比較慢。一般來(lái)講，星型拓?fù)浣Y(jié)構(gòu)，可以通過(guò)控制同樣長(zhǎng)的幾個(gè) stub，使信號(hào)傳輸和反射時(shí)延一致，達(dá)到比較好的信號(hào)質(zhì)量。7布不同頻率的時(shí)鐘線時(shí)有什么相應(yīng)的對(duì)策？對(duì)時(shí)鐘線的布線，最好是進(jìn)行信號(hào)完整性分析，制定相應(yīng)的布線規(guī)則，并根據(jù)這些規(guī)則來(lái)進(jìn)行布線。找個(gè) EDA 廠商，請(qǐng)過(guò)去做個(gè)產(chǎn)品介紹，大家坐下來(lái)聊聊，不管買不買，都會(huì)有收獲。Keepoutlayer 禁止布線層：定義在布電氣特性的銅一側(cè)的邊界。應(yīng)該說(shuō)兩種層迭各有好處。當(dāng)然，在 IC 設(shè)計(jì)當(dāng)中，也有信號(hào)完整性問(wèn)題，在封裝選擇和管腳分配上也考慮了這些因素對(duì)信號(hào)質(zhì)量的影響。關(guān)鍵字：PCB抄板，電路板抄板，PCB設(shè)計(jì)，抄板因此，為了使中國(guó)的安全認(rèn)證更符合產(chǎn)品發(fā)展要求，更適應(yīng)客戶需求。因此，PCB板作為整機(jī)安全認(rèn)證中的一個(gè)重要指標(biāo)是迫在眉睫的。如果還不能滿足要求，仿真一下，看看匹配、拓?fù)?、阻抗控制等策略是有效。詳?xì)的分析，信號(hào)從 IC 內(nèi)出來(lái)以后，經(jīng)過(guò)綁定線，管腳，封裝外殼，焊盤，焊錫到達(dá)傳輸線，這個(gè)過(guò)程中的所有關(guān)節(jié)都會(huì)影響信號(hào)的質(zhì)量。因此，在 RF 布線中，除了考慮信號(hào)回流外，還需要考慮布線對(duì)電流的影響。8PCB 與 PCB 的連接，通常靠接插鍍金或銀的“手指”實(shí)現(xiàn)，如果“手指”與插座間接觸不良怎么辦？如果是清潔問(wèn)題，可用專用的電器觸點(diǎn)清潔劑清洗，或用寫字用的橡皮擦清潔 PCB。此外，Mentor 提供的 ICX 支持互聯(lián)綜合，一邊布線，一邊仿真，實(shí)現(xiàn)一次通過(guò)。至于信號(hào)的和保護(hù)地的劃分，是因?yàn)?EMC 中 ESD 靜放電的考慮，類似于我們生活中避雷針接地的作用。表面鋪地對(duì) EMC有好處，但是鋪銅要盡量完整，避免出現(xiàn)孤島。這種方式對(duì)于單向信號(hào)的串?dāng)_分析比較有效。測(cè)試 ESD 時(shí)，無(wú)法通過(guò) ICE100042 的測(cè)試，CONTACT 只能通過(guò) 1100V，AIR 可以通過(guò) 6000V。6PCB 在出廠時(shí)如何檢查是否達(dá)到了設(shè)計(jì)工藝要求？很多 PCB 廠家在 PCB 加工完成出廠前，都要經(jīng)過(guò)加電的網(wǎng)絡(luò)通斷測(cè)試，以確保所有聯(lián)線正確。在 RF 原理圖設(shè)計(jì)模塊中，提供參數(shù)化的器件模型，并且提供和 EESOFT 等射頻電路分析仿真工具的雙向接口；在 RF LAYOUT 模塊中，提供專門用于射頻電路布局布線的圖案編輯功能，也有和 EESOFT 等射頻電路分析仿真工具的雙向接口，對(duì)于分析仿真后的結(jié)果可以反標(biāo)回原理圖和 PCB。為了保證兩根信號(hào)完全一致，在布線時(shí)要保持并行，線寬、線間距保持不變。4采用端接（匹配）的方式有什么規(guī)則？數(shù)字電路最關(guān)鍵的是時(shí)序問(wèn)題，加匹配的目的是改善信號(hào)質(zhì)量，在判決時(shí)刻得到可以確定的信號(hào)。另外對(duì)于多個(gè) DSP，時(shí) 鐘 ，數(shù)據(jù) 信號(hào)走線拓普也會(huì)影響信號(hào)質(zhì)量和時(shí)序，需要關(guān)注。這樣可以抑制二次反射，但不會(huì)影響時(shí)鐘沿速率。32G 以上高頻 PCB 設(shè)計(jì)，微帶的設(shè)計(jì)應(yīng)遵循哪些規(guī)則?射頻微帶線設(shè)計(jì)，需要用三維場(chǎng)分析工具提取傳輸線參數(shù)。2哪里能提供比較準(zhǔn)確的 IBIS 模型庫(kù)？IBIS 模型的準(zhǔn)確性直接影響到仿真的結(jié)果。在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。但是為什么有時(shí) LC 比 RC 濾波效果差？LC 與 RC 濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。3. 確認(rèn) reset 信號(hào)是否達(dá)到規(guī)范要求。(W/H) 及 1(Er)15 的情況才能應(yīng)用。1添加測(cè)試點(diǎn)會(huì)不會(huì)影響高速信號(hào)的質(zhì)量？至于會(huì)不會(huì)影響信號(hào)質(zhì)量就要看加測(cè)試點(diǎn)的方式和信號(hào)到底多快而定。 另外, 手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。所謂適當(dāng)?shù)目拷且驗(yàn)檫@間距會(huì)影響到差分阻抗(differential impedance)的值, 此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。例如，現(xiàn)在常用的 FR4 材質(zhì)，在幾個(gè)GHz 的頻率時(shí)的介質(zhì)損耗(dielectric loss)會(huì)對(duì)信號(hào)衰減有很大的影響，可能就不合用。但是,利用這種平衡性來(lái)抵消電磁干擾及電磁輻射需要具備以下的條件:1) UTP必須是理想的平衡系統(tǒng) UTP只有具有理想的平衡特性才能有效地抵消電磁干擾及電磁輻射,但是,理想的平衡UTP是不存在的,因?yàn)?a)UTP的平衡特性受周圍環(huán)境影響 當(dāng)UTP電纜附近存在金屬物體或隱蔽接地時(shí),由于不同導(dǎo)體與金屬物體或地的距離不同,UTP的平衡特性會(huì)遭到破壞。 VLINK信號(hào) 一般前2種主要是用于CPU 和 NB 當(dāng)中，為高頻CLK線，應(yīng)至少保持25mil以上的間距，配對(duì)走，一般走5/7，第3種主要用于DDR 和SB 當(dāng)中，走20/7/5/7/20，第4種一般用于PCI 和 AGP 當(dāng)中，走20/7/5/7/20，第5種一般用得很少， 部分，這種CLK相對(duì)前幾種要稍顯得不是那么的重要，走15/5/15即可，CLK信號(hào)還應(yīng)少打via,，晶振的信號(hào)盡量要短。 DQM 1 address的線中間） Data線走線時(shí)每16根線為一組走在一起，走同層。首先在做圖之前應(yīng)對(duì)一些重要信號(hào)進(jìn)行Space設(shè)置和一些線寬設(shè)置，如果客沒有Layoutguaid,這就要求我們自已要有這方面的經(jīng)驗(yàn)，一般情況下我們要注意以下信號(hào)的基本走線規(guī)則： MD (2431) 加 IDE信號(hào)：LAN,信號(hào)一般有2對(duì)信號(hào)，配對(duì)走，走20/7/5/7/20或20/10/10/10/。不要超過(guò)2個(gè)via,要包地。采用屏蔽布線系統(tǒng)主要是基于電磁兼容方面的考慮。 但是,雙絞線的絞結(jié)節(jié)距不可能無(wú)限減小。在高速設(shè)計(jì)中，如何解決信號(hào)的完整性問(wèn)題？信號(hào)完整性基本上是阻抗匹配的問(wèn)題。晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號(hào), 必須滿足loop gain 與 phase 的規(guī)范, 而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾, 即使加 ground guard traces 可能也無(wú)法完全隔離干擾。 一般要控制的阻抗有單根線和差分對(duì)兩種情況。原則上測(cè)試點(diǎn)越小越好(當(dāng)然還要滿足測(cè)試機(jī)具的要求)分支越短越好。若在中間加地線，便會(huì)破壞耦合效應(yīng)。走線間距的大小。如 果 LC 的輸出端會(huì)有機(jī)會(huì)需要瞬間輸出大電流，則電感值太大會(huì)阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。電源層比地層內(nèi)縮 20H，H 為電源層與地層之間的距離。 3如何選擇 EDA 工具？目前的 pcb 設(shè)計(jì)軟件中，熱分析都不是強(qiáng)項(xiàng)，所以并不建議選用，其它的功能 可以選擇 PADS或 Cadence 性能價(jià)格比都不錯(cuò)。采用時(shí)鐘驅(qū)動(dòng)芯片，將一個(gè)時(shí)鐘信號(hào)變成幾個(gè)，采用點(diǎn)到點(diǎn)的連接。 4怎樣通過(guò)安排疊層來(lái)減少 EMI 問(wèn)題？首先，EMI 要從系統(tǒng)考慮，單憑 PCB 無(wú)法解決問(wèn)題。 在他的書中解釋，高頻信號(hào)傳輸，實(shí)際上是對(duì)傳輸線與直流層之間包夾的介質(zhì)電容充電的過(guò)程。功能仿真，需要用 SPICE 模型，或者其他結(jié)構(gòu)級(jí)模型。因此，100M 以上的高速信號(hào)布局時(shí)要求信號(hào)走線盡量短。60、Mentor 的 PCB 設(shè)計(jì)軟件對(duì) BGA、PGA、COB 等封裝是如何支持的？Mentor 的 autoactive RE 由收購(gòu)得來(lái)的 veribest 發(fā)展而來(lái)，是業(yè)界第一個(gè)無(wú)網(wǎng)格，任意角度布線器。機(jī)殼要盡量嚴(yán)密，少用或不用導(dǎo)電材料，盡可能接地。當(dāng)然，如何操作要看具體情況。7導(dǎo)帶，即微帶線的地平面的鋪銅面積有規(guī)定嗎？對(duì)于微波電路設(shè)計(jì)，地平面的面積對(duì)傳輸線的參數(shù)有影響。 在使用拓?fù)渲g，要考慮到信號(hào)拓?fù)涔?jié)點(diǎn)情況、實(shí)際工作原理和布線難度。80、PCB 單層板手工布線時(shí)，是放在頂層還是底層？如果是頂層放器件，底層布線。8關(guān)于碎銅、浮銅的概念該怎么理解呢？從 PCB 加工角度，一般將面積小于某個(gè)單位面積的銅箔叫碎銅，這些太小面積的銅箔會(huì)在加工時(shí)，由于蝕刻誤差導(dǎo)致問(wèn)題。也就是說(shuō)先定義了禁止布線層后，在以后的布過(guò)程中，所布的具有電氣特性的線不可以超出禁止布線層的邊界。第一種保證了平面層的完整，第二種增加了地層數(shù)目，有效降低了電源平面的阻抗，對(duì)抑制系統(tǒng) EMI 有好處。9自動(dòng)浮銅后，浮銅會(huì)根據(jù)板子上面器件的位置和走線布局來(lái)填充空白處，但這樣就會(huì)形成很多的小于等于 90 度的尖角和毛刺（比如一個(gè)多腳芯片各個(gè)管腳之間會(huì)有很多相對(duì)的尖角浮銅），在高壓測(cè)試時(shí)候會(huì)放電，無(wú)法通過(guò)高壓測(cè)試，不知除了自動(dòng)浮銅后通過(guò)人工一點(diǎn)一點(diǎn)修正去除這些尖角和毛刺外有沒有其他的好辦法。從國(guó)際上的安全認(rèn)證來(lái)看，往往是電子元器件的安全認(rèn)證比整機(jī)的安全認(rèn)證要復(fù)雜、認(rèn)證周期長(zhǎng)、認(rèn)證費(fèi)用高。并與國(guó)際安全認(rèn)證接軌，CQC領(lǐng)導(dǎo)多方聽取意見，并學(xué)習(xí)國(guó)外先進(jìn)的安全認(rèn)證程序，結(jié)合中國(guó)企業(yè)和產(chǎn)品發(fā)展的實(shí)際情況。根據(jù)中國(guó)質(zhì)量認(rèn)證中心了解的情況：目前，我國(guó)家電市場(chǎng)上的一些家用電器，如：飲水機(jī)、電風(fēng)扇、充電器等，由于PCB板的安全性能不達(dá)標(biāo)，引起火災(zāi)事故的情況屢屢發(fā)生。10如果只是在主板上貼有四片 DDRmemory，要求時(shí)鐘能達(dá)到 150Mhz，在布線方面有什么具體要求?150Mhz 的時(shí)鐘布線，要求盡量減小傳輸線長(zhǎng)度，降低傳輸線對(duì)信號(hào)的影響。焊盤對(duì)高速信號(hào)有的影響，它的影響類似器件的封裝對(duì)器件的影響上。 然而，射頻電路是模擬電路，有電路中電壓 V＝V（t），電流 I=I(t)兩個(gè)變量都需要進(jìn)行控制，而數(shù)字電路只關(guān)注信號(hào)電壓的變化 V＝V（t）。也可以對(duì)電源和重要的信號(hào)線手動(dòng)，其他的自動(dòng)。當(dāng)然，完成的效果如何，還需要經(jīng)過(guò)后仿真驗(yàn)證才知道。7在 PCB 設(shè)計(jì)中，