【正文】 CB 構(gòu)成，多半是要求共地的，因為在一個電路中用幾個電源畢竟是不太實(shí)際的。6如果仿真器用一個電源，pcb 板用一個電源，這兩個電源的地是否應(yīng)該連在一起？如果可以采用分離電源當(dāng)然較好，因為如此電源間不易產(chǎn)生干擾，但大部分設(shè)備是有具體要求的。但 ESD 的問題仍然可能出現(xiàn)，因此機(jī)構(gòu)的防護(hù)對ESD 的防護(hù)也是相當(dāng)重要的。在選擇芯片時要考慮芯片本身的 ESD 特性，這些在芯片說明中一般都有提到，而且即使不同廠家的同一種芯片性能也會有所不同。機(jī)殼要盡量嚴(yán)密，少用或不用導(dǎo)電材料，盡可能接地。如果出現(xiàn)問題，也可以通過一種特殊的 X 光檢查設(shè)備排除是否加工原因造成故障。同時，越來越多的廠家也采用 x 光測試，檢查蝕刻或?qū)訅簳r的一些故障。在 實(shí) 際 中，除了考慮信號質(zhì)量外，電 源 平 面 耦 合 ( 利 用 相鄰地平面降低電源平面交流阻抗)，層迭對稱，都是需要考慮的因素?？绶指钍怯绊懶盘栙|(zhì)量很關(guān)鍵的一個因素，而仿真軟件一般都忽略了它。6在一塊 12 層 PCb 板上，有三個電源層 ，,5v，將三個電源各作在一層，地線該如何處理？一般說來，三個電源分別做在三層，對信號質(zhì)量比較好。 在最新的autoactive RE 中，新增添了推擠過孔，銅箔，REROUTE 等功能，使它應(yīng)用更方便。60、Mentor 的 PCB 設(shè)計軟件對 BGA、PGA、COB 等封裝是如何支持的？Mentor 的 autoactive RE 由收購得來的 veribest 發(fā)展而來，是業(yè)界第一個無網(wǎng)格，任意角度布線器。手機(jī)板是典型的混合電路設(shè)計，很多大型手機(jī)設(shè)計制造商都利用 Mentor 加安杰倫的 eesoft 作為設(shè)計平臺。同時，利用 Mentor 軟件的設(shè)計管理功能，可以方便的實(shí)現(xiàn)設(shè)計復(fù)用，設(shè)計派生，和協(xié)同設(shè)計。5對于射頻部分，中頻部分和低頻電路部分部署在同一 PCB 上，mentor 有什么解決方案？Mentor 的板級系統(tǒng)設(shè)計軟件，除了基本的電路設(shè)計功能外，還有專門的 RF 設(shè)計模塊。在混合電路設(shè)計中，雖然射頻，數(shù)字電路做在同一塊 PCB 上，但一般都分成射頻電路區(qū)和數(shù)字電路區(qū)，分別布局布線。而且射頻電路一般為單面或雙面板，電路較為簡單，所有這些都是為了減少對射頻電路分布參數(shù)的影響，提高射頻系統(tǒng)的一致性。很難有一個完美的解決方案。而 且 ，不 同種類的信號（如 TTL,GTL,LVTTL），確保信號質(zhì)量的方法不一樣。因此，100M 以上的高速信號布局時要求信號走線盡量短。5PCB 仿真軟件是如何進(jìn)行 LAYOUT 仿真的？高速數(shù)字電路中，為了提高信號質(zhì)量，降低布線難度，一般采用多層板，分配專門的電源層，地層。5PCB 仿真軟件有哪些？仿 真 的種類很多， 高 速 數(shù) 字電 路 信 號 完 整 性 分 析 仿 真 分析(SI) 常 用 軟 件 有icx,signalvision,hyperlynx,XTK,speectraquest 等。5何謂差分布線？差分信號，有些也稱差動信號，用兩根完全一樣，極性相反的信號傳輸一路數(shù)據(jù)，依靠兩根信號電平差進(jìn)行判決。5安規(guī)問題：FCC、EMC 的具體含義是什么？FCC: federal munication mission 美國通信委員會EMC: electro megnetic patibility 電磁兼容FCC 是個標(biāo)準(zhǔn)組織，EMC 是一個標(biāo)準(zhǔn)。因此，無論分割哪個平面，要看這樣作，信號回流路徑是否被增大，回流信號對正常工作信號干擾有多大。區(qū)分模擬和數(shù)字部分的目的是為了抗干擾，主要是數(shù)字電路對模擬電路的干擾。請問李先生，這兩種方法效果是否一樣？應(yīng)該說從原理上講是一樣的。功能仿真，需要用 SPICE 模型，或者其他結(jié)構(gòu)級模型。另外《High Speed Digital design a hand book of blackmagic》有一章專門對 terminal 的講述，從電磁波原理上講述匹配對信號完整性的作用，可供參考。對于電平有效信號，在保證建立、保持時間的前提下，信號質(zhì)量穩(wěn)定；對延有效信號，在保證信號延單調(diào)性前提下，信號變化延速度滿足要求。4采用端接（匹配）的方式是由什么因素決定的？匹配采用方式一般由 BUFFER 特性，拓普情況，電平種類和判決方式來決定，也要考慮信號占空比，系統(tǒng)功耗等。一般按照匹配位置分有源端匹配和終端匹配。當(dāng)然這種方式會不夠精確，但只要在可接受范圍內(nèi)即可。如果是特殊板，如背板，需要SPICE 模型。4如何對接插件進(jìn)行 SI 分析？在 規(guī)范中，有關(guān)于接插件模型的描述。 在他的書中解釋，高頻信號傳輸，實(shí)際上是對傳輸線與直流層之間包夾的介質(zhì)電容充電的過程。高速數(shù)字信號在傳輸時，信號的流向是從驅(qū)動器沿 PCB 傳輸線到負(fù)載，再由負(fù)載沿著地或電源通過最短路徑返回驅(qū)動器端。4除 protel 工具布線外，還有其他好的工具嗎？至于工具，除了 PROTEL，還有很多布線工具，如 MENTOR 的 WG2000,EN2000 系列和 powerpcb，Cadence 的 allegro，zuken 的 cadstar,cr5000 等，各有所長。如果信號在傳輸在線的時延和信號變化沿時間可比的話，就要考慮信號完整性問題。當(dāng)然還有散熱，特殊器件安裝要求鋪銅等等原因。一般為了保證電鍍效果，或者層壓不變形，對于布線較少的PCB 板層鋪銅。１，會起到屏蔽作用，有些特殊地，如 PGND 起到防護(hù)作用。另外地層與電源層緊耦合，適當(dāng)比電源層外延，對抑制共模干擾有好處。 4怎樣通過安排疊層來減少 EMI 問題？首先，EMI 要從系統(tǒng)考慮，單憑 PCB 無法解決問題。怎樣調(diào)整走線的拓?fù)浼軜?gòu)來提高信號的完整性？這種網(wǎng)絡(luò)信號方向比較復(fù)雜，因為對單向，雙向信號，不同電平種類信號，拓樸影響都不一樣，很難說哪種拓樸對信號質(zhì)量有利。源端匹配值，可以采用下圖公式得到。此外，對于如果是單向的時鐘信號，一般采用源端串聯(lián)匹配。除了縮短線長以外，還有那些好辦法？如果是三次諧波大，二次諧波小，可能因為信號占空比為 50%，因為這種情況下，信號沒有偶次諧波。LVDS 信號可以滿足驅(qū)動能力要求，不過您的時鐘不是太快，沒有必要。而且單板的接地供電也是問題。3如果用單獨(dú)的時鐘信號板，一般采用什么樣的接口，來保證時鐘信號的傳輸受到的影響??？時鐘信號越短，傳輸線效應(yīng)越小。采用時鐘驅(qū)動芯片，將一個時鐘信號變成幾個，采用點(diǎn)到點(diǎn)的連接。除了采用絲網(wǎng)（接地）外，為了保證有足夠的驅(qū)動能力，還應(yīng)該采用什么樣的電路進(jìn)行保護(hù)？確保時鐘的驅(qū)動能力，不應(yīng)該通過保護(hù)實(shí)現(xiàn)，一般采用時鐘驅(qū)動芯片。所有的規(guī)則應(yīng)該在這個場提取工具中規(guī)定。而且，一般射頻設(shè)計要求有專門射頻電路分析工具，業(yè)界最著名的是 agilent 的 eesoft，和 Mentor 的工具有很好的接口。而且，射頻電路設(shè)計一些無源器件是通過參數(shù)化定義，特殊形狀銅箔實(shí)現(xiàn)，因此要求 EDA 工具能夠提供參數(shù)化器件，能夠編輯特殊形狀銅箔。32G 以上高頻 PCB 設(shè)計，走線,排版,應(yīng)重點(diǎn)注意哪些方面？2G 以上高頻 PCB 屬于射頻電路設(shè)計，不在高速數(shù)字電路設(shè)計討論范圍內(nèi)。在做高速電路設(shè)計，模擬和數(shù)字混合電路，采用 Cadence 的解決方案應(yīng)該屬于性能價格比較好的軟件，當(dāng)然 Mentor 的性能還是非常不錯的，特別是它的設(shè)計流程管理方面應(yīng)該是最為優(yōu)秀的。3請推薦一種適合于高速信號處理和傳輸?shù)?EDA 軟件。 3如何選擇 EDA 工具？目前的 pcb 設(shè)計軟件中，熱分析都不是強(qiáng)項，所以并不建議選用，其它的功能 可以選擇 PADS或 Cadence 性能價格比都不錯。如果廠商所提供的 IBIS 不準(zhǔn)確，只能不斷要求該廠商改進(jìn)才是根本解決之道。基本上 IBIS 可看成是實(shí)際芯片 I/O buffer 等效電路的電氣特性數(shù)據(jù)，一般可由 SPICE 模型轉(zhuǎn)換而得 (亦可采用測量， 但限制較多)，而 SPICE 的數(shù)據(jù)與芯片制造有絕對的關(guān)系，所以同樣一個器件不同芯片廠商提供，其 SPICE 的數(shù)據(jù)是不同的，進(jìn)而轉(zhuǎn)換后的 IBIS 模型內(nèi)之?dāng)?shù)據(jù)也會隨之而異。真正根本解決問題的方法還是布線時盡量注意避免阻抗不連續(xù)的發(fā)生。也就是說要在布線后才能確定阻抗值。2在高速 PCB 設(shè)計原理圖設(shè)計時，如何考慮阻抗匹配問題？在設(shè)計高速 PCB 電路時，阻抗匹配是設(shè)計的要素之一。2另一種作法是在確保數(shù)/模分開布局，且數(shù)/模信號走線相互不交叉的情況下，整個 PCB板地不做分割，數(shù)/模地都連到這個地平面上。如果地平面上不分割且由數(shù)字區(qū)域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又非常接近，則即使數(shù)模信號不交叉， 模擬的信號依然會被地噪聲干擾。電源層比地層內(nèi)縮 20H，H 為電源層與地層之間的距離?？蛇m當(dāng)運(yùn)用 ground guard/shunt traces 在一些特別高速的信號旁。特別注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計所需。注意高速信號的阻抗匹配，走線層及其回流電流路徑(return current path)， 以減少高頻的反射與輻射。盡可能選用信號斜率(slew rate)較慢的器件，以降低信號所產(chǎn)生的高頻成分。除此之外，通常還是需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個系統(tǒng)通過 EMC的要求。 另外，如果這 LC 是放在開關(guān)式電源(switching regulation power)的輸出端時，還要注意此 LC 所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對負(fù)反饋控制(negative feedback control)回路穩(wěn)定度的影響。紋波噪聲值要求越小，電容值會較大。如 果 LC 的輸出端會有機(jī)會需要瞬間輸出大電流，則電感值太大會阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。但是，使用 RC 濾波要付出的代價是電阻本身會耗能，效率較差，且要注意所選電阻能承受的功率。 因為電感的感抗(reactance)大小與電感值和頻率有關(guān)。2模擬電源處的濾波經(jīng)常是用 LC 電路。 在實(shí)際執(zhí)行時確實(shí)很難達(dá)到完全平行與等長，不過還是要盡量做到。利用盲埋孔(blind/buried via)來增加走線面積。選擇適當(dāng)?shù)亩私臃绞?。可以透過仿真來知道走線間距對時序及信號完整性的影響，找出可容忍的最小間距。走線間距的大小。2在電路板尺寸固定的情況下，如果設(shè)計中需要容納更多的功能，就往往需要提高 PCB 的走線密度，但是這樣有可能導(dǎo)致走線的相互干擾增強(qiáng)，同時走線過細(xì)也使阻抗無法降低，請專家介紹在高速（100MHz）高密度 PCB 設(shè)計中的技巧?在設(shè)計高速高密度 PCB 時，串?dāng)_(crosstalk interference)確實(shí)是要特別注意的，因為它對時序(timing)與信號完整性(signal integrity)有很大的影響。 這些都正常的話，芯片應(yīng)該要發(fā)出第一個周期(cycle)的信號。 2. 確認(rèn)所有時鐘信號頻率都工作正常且信號邊緣上沒有非單調(diào)(nonmonotonic)的問題。 2電路板 DEBUG 應(yīng)從那幾個方面著手？就數(shù)字電路而言，首先先依序確定三件事情： 1. 確認(rèn)所有電源值的大小均達(dá)到設(shè)計所需。適當(dāng)選擇 PCB 與外殼接地的點(diǎn)的原則是什么？選擇 PCB 與外殼接地點(diǎn)選擇的原則是利用 chassis ground 提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。除此之外，可在柔性電路板的轉(zhuǎn)折處鋪些銅皮加以補(bǔ)強(qiáng)。一樣用 Gerber 格式給 FPC廠商生產(chǎn)。若在中間加地線，便會破壞耦合效應(yīng)。1差分信號線中間可否加地線？差分信號中間一般是不能加地線。帶狀線(stripline) Z=[60/sqrt(Er)]ln{4H/[(T+)]} 其中，H 為兩參考平面的距離，并且走線位于兩參考平面的中間。 1兩個常被參考的特性阻抗公式：微帶線(microstrip) Z={87/[sqrt(Er+)]}ln[(+T)] 其中，W 為線寬，T 為走線的銅皮厚度，H 為走線到參考平面的距離，Er 是 PCB 板材質(zhì)的介電常數(shù)(dielectric constant)。因應(yīng)這高速高密度走線需求，盲埋孔(blind/buried vias)、mircrovias 及 buildup 制程工藝的需求也漸漸越來越多。在通信網(wǎng)路方面，PCB 板的工作頻率已達(dá) GHz 上下，疊層數(shù)就我所知有到 40 層之多。另外，也可以分析整個電流環(huán)路，尤其是電流較大的部分，調(diào)整地層或地線的接法，來控制電流的走