【正文】 RAM 模塊設計 .....................................................................................32 采控主模塊設計 ............................................................................................33結(jié) 論 .........................................................................................................................34致 謝 .........................................................................................................................35參考文獻 .........................................................................................................................36附 錄 .........................................................................................................................37西南科技大學本科生畢業(yè)論文1第 1 章 緒論 論文的研究背景及意義電荷耦合器件（Charge Couple Device，簡稱 CCD）是一種光電轉(zhuǎn)換式圖像傳感器，它是由美國貝爾(Bell) 實驗室的 和 在 1969 年秋發(fā)明的。同時它還具有體積小、重量輕、噪聲低、自掃描、工作速度快、測量精度高、壽命長等諸多優(yōu)點，自其被發(fā)明的四十年來，受到人們的高度重視，CCD 現(xiàn)在已經(jīng)成為光學圖像獲取的主要器件。對于面陣 CCD 來說，應用面較廣，如面積、形狀、位置等的測量。缺點是像元總數(shù)多，而每行的像元數(shù)一般較線陣少，幀幅率受到限制，而線陣 CCD 的優(yōu)點是一維像元數(shù)可以做得很多，而且像元尺寸比較靈活，幀幅數(shù)高，特別適用于一維動態(tài)目標的測量。線陣 CCD 的優(yōu)點是分辨力高，價格低廉，如 TCD1501D 型線陣 CCD，光敏像元數(shù)目為 5 000，像元尺寸為 7um7um7um (相鄰像元中心距 ),該線陣 CCD 一維成像長度 35 mm，可滿足大多數(shù)測量視場的要求，但要用線陣 CCD 獲取二維圖像，必須配以掃描運動，而且為了能確定圖像每一像素點在被測件上的對應位置，還必須配以光柵等器件以記錄線陣 CCD 每一掃描行的坐標。 隨著科學技術(shù)的發(fā)展和數(shù)據(jù)采集系統(tǒng)的廣泛應用，人們對數(shù)據(jù)采集傳輸系統(tǒng)的主要指標，如采樣速度、分辨率、精度以及抗干擾能力等方面，都提出了越來越高的要求。因此，構(gòu)建高速線陣 CCD 圖像系統(tǒng)對被測圖像信息進行快速采樣、存儲及數(shù)據(jù)處理，是線陣 CCD 數(shù)據(jù)采集系統(tǒng)發(fā)展的新方向。早期的CCD驅(qū)動電路幾乎全部是由普通數(shù)字電路芯片實現(xiàn)的,需要焊接很多電子元件,導致整個電路體積較大、設計復雜且過于偏重于硬件的實現(xiàn)。目前有些驅(qū)動電路使用了單片機技術(shù)，但其功能簡單，靈活性、擴展性和實用性依然較差?；?FPGA 設計的驅(qū)動電路是可編程的，與傳統(tǒng)的方法相比，其優(yōu)點是集成度高、速度快、可靠性好。利用 FPGA 豐富的 I/O 引腳和內(nèi)部邏輯資源，還可以在驅(qū)動 CCD 的同時，控制西南科技大學本科生畢業(yè)論文3ADC 器件來采集和處理 CCD 圖像傳感器的信號，并通過內(nèi)部緩存圖像信息、傳輸?shù)缴衔粰C做進一步的處理，從而實現(xiàn) CCD 驅(qū)動和圖像采集的一體化控制。高速化隨著 CCD 像元數(shù)不斷增加，其工作頻率也需相應提高。微型化超小型面陣 CCD 尺寸小，卻具有相當高的分辨率，因此被廣泛地應用于醫(yī)療內(nèi)窺、盲孔檢測等技術(shù)中。新型器件結(jié)構(gòu)為了提高 CCD 圖像傳感器的性能，擴大適用范圍，人們不斷地研究新的器件結(jié)信號的采集、處理方法，賦予 CCD 圖像傳感器更強的功能。此外，隨著VLSIMOS 工藝的日益完善，MOS 光電二極管陣列的發(fā)展前景也十分樂觀。拼接技術(shù)可根據(jù)應用需要靈活選擇拼接器件和拼接規(guī)模，這對軍事應用、天文觀測、光譜分析等是特別有用的。 本論文的主要內(nèi)容本論文的主要內(nèi)容是實現(xiàn)以線陣 CCD 器件 TCD1501D 為圖像傳感器的圖像采集系統(tǒng)，以 FPGA 芯片為主控制處理器，負責方案確定以及軟硬件功能的具體實現(xiàn)，通過傳輸接口，在 PC 機上顯示采集到的圖像信息。包括：系統(tǒng)模塊的劃分以及系統(tǒng)解決方案確定。(2) 模擬前端處理器（ AFE）配置電路設計?；?FPGA 的邏輯電路設計利用 VHDL 語言完成線陣 CCD 的驅(qū)動時序模塊、模擬前端處理器（AFE ）配置時序模塊、內(nèi)部緩存 RAM 模塊以及總體控制模塊的設計。硬件調(diào)試完成后，對整個圖像采集系統(tǒng)進行實物聯(lián)機調(diào)試。系統(tǒng)的主要功能是驅(qū)動 CCD 將被測對象的光學圖像轉(zhuǎn)換成模擬圖像信號，經(jīng)過 AFE 處理后轉(zhuǎn)換為數(shù)字信號緩存于 RAM 中，最后經(jīng)過適當?shù)膫鬏斀涌诎巡杉瘓D像數(shù)據(jù)送入計算機中處理。在電子技術(shù)設計領域，可編程邏輯器件(如 CPLD、FPGA)的應用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設計帶來了極大的靈活性。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設計方法、設計過程和設計觀念，促進了 EDA 技術(shù)的迅速發(fā)展。EDA 技術(shù)就是以計算機為工具，設計者在EDA 軟件平臺上，用硬件描述語言 HDL 或原理圖完成設計文件，然后由計算機自西南科技大學本科生畢業(yè)論文6動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。EDA 技術(shù)的出現(xiàn)，極大地提高了電路設計的效率和可行性，并減輕了設計者的勞動強度。 Protel DXP2022 簡介　 本 設 計 采 用 Protel DXP2022 來 完 成 整 個 系 統(tǒng) 的 硬 件 電 路 及 PCB 板 設 計 。 當 前 比 較 流 行 的 Protel 9 Protel 99 SE， 就 是 它 的 前 期 版 本 。 該 軟 件 將 項 目 管 理 方 式 、 原 理 圖 和 PCB 圖的 雙 向 同 步 技 術(shù) 、 多 通 道 設 計 、 拓 樸 自 動 布 線 以 及 電 路 仿 真 等 技 術(shù) 結(jié) 合 在 一 起 ，為 電 路 設 計 提 供 了 強 大 的 支 持 。 FPGA 的常用開發(fā)工具本設計采用 Quartus II 開發(fā)軟件，其提供了一種與結(jié)構(gòu)無關(guān)的全集成化設計環(huán)境，使設計者能對 Altera 的各種產(chǎn)品系列方便地進行設計輸入、快速處理和器件編程。全集成化：Quartus II 的設計輸入、邏輯綜合、布局布線、仿真校驗和編程西南科技大學本科生畢業(yè)論文7下載等功能都全部集成在統(tǒng)一的開發(fā)環(huán)境下，可以加快動態(tài)開發(fā)和調(diào)試，縮短開發(fā)周期。豐富的設計庫：Quartus II 提供豐富的庫單元供設計者調(diào)用，其中包括各類常用的基本數(shù)字器件，以及參數(shù)化的宏單元模塊(MegaFunction)。VHDL(Very High Speed Integrated Circuit Hardware Description Language)，即甚高速集成電路硬件描述語言，已經(jīng)成為一個電子電路和系統(tǒng)的描述、建模、綜合的工業(yè)標準。它具有多層次的設計描述功能，支持設計庫和可重復使用元件的生成。該硬件平臺主要包括如下幾個部分:線陣 CCD 圖像傳感器、VSP5010 圖像數(shù)字轉(zhuǎn)換器、FPGA 最小系統(tǒng)，硬件結(jié)構(gòu)如圖 31 所示。FPGA 是整個系統(tǒng)的控制核心，系統(tǒng)采用的是 Altera 公司 Cyclone 系列的 EP1C3 來產(chǎn)生線陣 CCD 圖像傳感器、模擬前端處理器的驅(qū)動脈沖和控制信號，并把VSP5010 輸出的數(shù)字圖像信號緩存于利用 IP 核(Intellectual Property core)產(chǎn)生的內(nèi)部雙口 RAM 緩存器中。CCD 的基本工作步驟為：把入射光子轉(zhuǎn)變成電荷，把這些電荷轉(zhuǎn)移到輸出放大器上，并把電荷轉(zhuǎn)變成電壓或電流信號，使這些電壓或電流能被傳感器外的電路感知。CCD 中電荷從一個位置轉(zhuǎn)移到另一個位置，在開始時刻，有一些電荷存儲在偏壓為10V 的第一個電極下的勢阱中，其它電極上均加有大于閾值的較低電壓。將按一定規(guī)律變化的電壓(如外部的時鐘電壓)加到 CCD 各電極上，電極下的電荷包就沿半導體表面按一定方向轉(zhuǎn)移到輸出端，實現(xiàn)圖像的自掃描，從而將照射在 CCD 上的光學圖像轉(zhuǎn)換成電信號圖像，直接顯示圖像全貌。光敏區(qū)由 N 個光敏元排成一列，光敏單元始終進行光積分，當轉(zhuǎn)移柵加高電平時，N 個光信號電荷包并行轉(zhuǎn)移到所對應的那位 CCD 中，然后，轉(zhuǎn)移柵加低電平，轉(zhuǎn)移中斷，進行下一行積分。第二個驅(qū)動周期輸出第二個光敏元信號電荷包，依次類推，第N 個驅(qū)動周期輸出第 N 個光敏元信號電荷包。圖 32 線陣 CCD 結(jié)構(gòu)圖 CCD 的主要特性參數(shù)轉(zhuǎn)移效率轉(zhuǎn)移效率 η是指電荷包在進行每一次轉(zhuǎn)移中的效率，即電荷包從一個柵轉(zhuǎn)移到下一個柵時，有 η部分的電荷轉(zhuǎn)移過去，余下 e 部分沒有被轉(zhuǎn)移，e 稱轉(zhuǎn)移損失率，根據(jù)電荷守恒原理有： η=1－e ()由定義可知，一個電荷量為 的電荷包，經(jīng)過 n 次轉(zhuǎn)以后的輸出電荷量應為:0Q西南科技大學本科生畢業(yè)論文10 ()0nQ??即總效率為: ()0/nn由于 CCD 中的信號電荷包大都要經(jīng)歷成百上千次的轉(zhuǎn)移，即使 η 值幾乎接近1，但其總效率往往仍然很低。暗電流的根本起因在于耗盡區(qū)產(chǎn)生復合中心的熱激發(fā)。暗電流的危害主要有兩個方面，即限制器件的低頻限和引起固定圖像噪聲。曝光量是指光強與光照時間之積，也相當于投射到光敏元上的單位輻射功率所產(chǎn)生的電壓(電流)，其單位為 V/W（A/W） 。光譜響應CCD 對不同波長的光的響應程度是不一樣的。通常把響應度等于峰值響應的一半所對應的波長范圍稱為光譜響應范圍。噪聲CCD 的噪聲可歸納為三類:散粒噪聲、轉(zhuǎn)移噪聲和熱噪聲。這種噪聲常被稱為散粒噪聲，它與頻率無關(guān)，是一種白噪聲。(2) 轉(zhuǎn)移噪聲轉(zhuǎn)移噪聲主要是由轉(zhuǎn)移損失及表面態(tài)俘獲引起的噪聲，這種噪聲具有累積性和相關(guān)性。西南科技大學本科生畢業(yè)論文11相關(guān)性是指相鄰電荷包的轉(zhuǎn)移噪聲是相關(guān)的，因為電荷包在轉(zhuǎn)移過程中，每當有一過量△Q 電荷轉(zhuǎn)移到下一勢阱時，必然在原來勢阱中留下一減量 △Q 電荷，這份減量電荷疊加到下一個電荷包中，所以電荷包每次轉(zhuǎn)移要引起兩份噪聲。(3) 熱噪聲熱噪聲是由于固體中載流子的無規(guī)則熱運動引起的，在 OK 以上，無論其中有無外加電流通過，都有熱噪聲，對信號電荷注入及輸出影響最大，它相當于電阻熱噪聲和電容的總寬帶噪聲之和。在CCD 圖像數(shù)據(jù)采集過程中，要盡可能的得到精確的 CCD 信號，且最大程度的降低CCD 的噪聲，提高信噪比。本系統(tǒng)采用了基于數(shù)字技術(shù)的相關(guān)雙采樣方法對噪聲進行抑制。通常用每毫米能分辨的線對數(shù)表示，即 lp/mm。例如一個 CCD 能分辨的最大空間頻率為20lp/mm，則可分辨的最小尺寸為 。通?？煞直娴淖钚〕叽缂s為像素尺寸的 2 倍。 CCD 驅(qū)動電路設計CCD 是圖像采集系統(tǒng)的核心，在應用 CCD 圖像傳感器時，需要解決的問題主要有兩個，即產(chǎn)生正確的脈沖時序驅(qū)動 CCD 器件和輸出信號的采集處理。系統(tǒng)利用先進的 FPGA 技術(shù)產(chǎn)生高速穩(wěn)定的 CCD 驅(qū)動時序，具體的程序?qū)崿F(xiàn)部分將在第四章詳細介紹。芯片封裝形式為 DIP22 雙列直插式，TCD1501D 的管腳分部和結(jié)構(gòu)如圖 33 所示，表 31 為引腳名稱說明。該傳感器內(nèi)部包含一列 5076 個光敏二極管，前面 64 個和后面 12 個是作暗電流檢測而被遮蔽的，中間 5000 個光電二極管是曝光像敏單元。φ1E、O 電荷轉(zhuǎn)移脈沖φ2E、O 電荷轉(zhuǎn)移脈沖φ1B 末級時鐘φ2B 末級時鐘SH 幀轉(zhuǎn)移脈沖RS 復位脈沖SP 采樣保持脈沖CP 鉗位脈沖OS 信號輸出DOS 補償信號輸出SS 地OD 電源NC 未連接西南科技大學本科生畢業(yè)論文13圖 34 TCD1501D 結(jié)構(gòu)圖TCD1501D 的光譜響應特性曲線如圖 35 所示。圖 35 光譜響應曲線TCD1501D 驅(qū)動電路設計由于 TCD1501D 的時序邏輯是通過 FPGA 發(fā)出信號驅(qū)動的，F(xiàn)PGA 的引腳為CMOS 電平標準，而 TCD1501D 所需的驅(qū)動信號為 TTL 電平標準，但 CMOS 電路的驅(qū)動電流較小，不能夠直接驅(qū)動 TTL 電路，所以需要對 FPGA 輸出的 CCD 驅(qū)動信號進行電平標準轉(zhuǎn)換。由于 74LVC16245 輸入高電平的最小值為 2V，輸出高電平為5V，所以利用它達到了驅(qū)動 TCD1501D 所需高電平電壓值的作用。表 74LVC16245 工作狀態(tài)表控制輸入端OE DIR工作方式L L B 端輸入，A 端輸出L H A 端輸入，B 端輸出H X 隔離狀態(tài)本設計設定 VCC 為 ，OE 和 DIR 同設為低電位，這樣 7