【正文】 121212121212 1221212112211 210 98 76 54 32 11 23 45 67 89 101 21 21234567891011213141516171819202122324252627282930211 221122112 122121 2121 2121212121212121212121212121213 2 110987654321109876543211 21 21 21 21212112112211212 1212345678910123145167189202232452672893013234536378394014234546748950152354567586346567869701721087106510431021095493291089876854810143142140391837163514312310291827162514231210918716514312109697899601273475678792831567843212341234132412121212256278293013234536738940142345467482432120228176154132109876543211 21 2圖 313 最終版 PCB 效果圖 系統(tǒng)硬件的焊接和測試經(jīng)過兩周時間，拿到制作好的 PCB 板，接著就是元器件的焊接和 PCB 電路測試。圖 314 系統(tǒng)板正面圖西南科技大學本科生畢業(yè)論文28圖 315 系統(tǒng)板反面圖系統(tǒng)電路板是否設(shè)計成功，關(guān)鍵要看硬件電路板的各個部分工作狀況。仿真正確并綜合后 JTAG 口將程序成功下載到系統(tǒng)板后，出現(xiàn)的現(xiàn)象及結(jié)論：（1）LED LED4 不停閃爍，按下 KEY3 后，LED3 長亮。圖 所示為 FPGA 設(shè)計方案。以上現(xiàn)象說明 74LVC16245 工作正常。倍頻后的時鐘再通過兩個 24 位的計數(shù)器 lpm counter0 分頻，驅(qū)動電路板上的 LED3 和 LED4，使其不斷閃爍。這幾塊芯片引腳較多，焊接的時候必須非常仔細，不要出現(xiàn)虛焊、短路等問題。為了充分利用 FPGA 豐富的 I/O 管腳資源，方便電路擴展，增加 I/O 接口 J4 到 30 腳，同西南科技大學本科生畢業(yè)論文26時增加了按鍵數(shù)目。經(jīng)過幾次調(diào)整，自動布線全部不通了，但是發(fā)現(xiàn)許多線布得不合理，而且過孔太多，電源的走線也太細，加工難度太大，不符合設(shè)計要求，所以決定手動布線。本系統(tǒng)所需要的電壓源共 3 個：12V，為 CCD 正常工作器件供壓；和 ，為 FPGA 和 AFE 供壓。另外，采用上升沿變化緩慢的器件也可以在一定程度上減小地彈的影響。過沖與下沖是由走線過長和信號變化太快兩方面原因?qū)е碌摹Ｍㄟ^選擇正確的西南科技大學本科生畢業(yè)論文23布線策略和終端匹配方式，可以得到理想的信號波形。助焊膜涂于焊盤上，可提高焊接性能，通常在電路板上觀察到的比焊盤略大的淺色圓圈就是助焊膜。自行設(shè)計的元器件焊盤孔的大小要參照元器件引腳粗細進行確定，基本原則是焊盤孔的尺寸較元器件引腳直徑大 左右。元器西南科技大學本科生畢業(yè)論文22件的封裝可以分為針腳式和貼片式。單面板成本低、無需打過孔，但是由于只能在敷銅面上進行布線，因此限制了它的應(yīng)用，僅在進行一些比較簡單的設(shè)計才使用單面板。AS 配置模式電路如圖 310 所示，配置數(shù)據(jù)通過 DATA0 引腳送入 FPGA，配置數(shù)據(jù)被同步在 DCLK 輸入上，1 個時鐘周期傳送 1 位數(shù)據(jù)。表 33 Cyclone FPGA 系列產(chǎn)品性能特性 EP1C3 EP1C4 EP1C6 EP1C12 EP1C20邏輯單元(LE) 2910 4000 5980 12060 20220M4K RAM 塊(4kbit+奇偶校驗)13 17 20 52 64RAM 總量 59904 78336 92160 239616 294912PLLs 1 2 2 2 2最大用戶 I/O 數(shù) 104 301 185 249 301差分通道 34 129 72 103 129Cyclone 器件的性能足以和業(yè)界最快的 FPGA 進行競爭。B1234CLPO7SYK8HD9GNAIWRT_MEF/U西南科技大學本科生畢業(yè)論文18圖 39 VSP5010 硬件電路設(shè)計西南科技大學本科生畢業(yè)論文19 FPGA 硬件電路設(shè)計 Cyclone 系列 FPGA 簡介Altera 公司 Cyclone 系列 FPGA 是目前市場上性價比最優(yōu)且價格最低的FPGA。可編程增益放大器（DPGA） VSP5010 提供了一個分辨率為 10 位、增益范圍為 0dB～24dB 的DPGA，DPGA 的增益系數(shù)由 SPI 串行總線對相應(yīng)寄存器的進行配置，具體的DPGA 增益值公式為： Code Range Gain Equation(dB) 西南科技大學本科生畢業(yè)論文17128～1024 Gain(dB)=20log (Code－128)/64 ()式（）中的 Code 為相應(yīng)寄存器的 10bit 數(shù)據(jù)值。直流重建電路的功能是從信號中恢復出優(yōu)化的信號直流分量，即將疊加在 CCD 像素上的直流電平恢復到一個希望的值。VSP5010 以其高精度、高速度的模數(shù)轉(zhuǎn)換能力，以及它所具有的完善的性能結(jié)構(gòu)，廣泛的應(yīng)用在工業(yè)控制、醫(yī)療儀器、科學研究等領(lǐng)域的高精度圖像采集系統(tǒng)等。模擬前端系統(tǒng)的工作將直接影響各類應(yīng)用采集系統(tǒng)的動態(tài)范圍、分辨率、信噪比、線性度、速度等重要參數(shù)，它是提高系統(tǒng)采樣范圍及其采樣位數(shù)的基礎(chǔ)之一。表 74LVC16245 工作狀態(tài)表控制輸入端OE DIR工作方式L L B 端輸入，A 端輸出L H A 端輸入，B 端輸出H X 隔離狀態(tài)本設(shè)計設(shè)定 VCC 為 ，OE 和 DIR 同設(shè)為低電位，這樣 74LVC16245 工作模式為 B 端輸入， A 端輸出。該傳感器內(nèi)部包含一列 5076 個光敏二極管，前面 64 個和后面 12 個是作暗電流檢測而被遮蔽的，中間 5000 個光電二極管是曝光像敏單元。通?？煞直娴淖钚〕叽缂s為像素尺寸的 2 倍。在CCD 圖像數(shù)據(jù)采集過程中，要盡可能的得到精確的 CCD 信號，且最大程度的降低CCD 的噪聲，提高信噪比。這種噪聲常被稱為散粒噪聲，它與頻率無關(guān)，是一種白噪聲。曝光量是指光強與光照時間之積，也相當于投射到光敏元上的單位輻射功率所產(chǎn)生的電壓(電流)，其單位為 V/W（A/W） 。第二個驅(qū)動周期輸出第二個光敏元信號電荷包，依次類推，第N 個驅(qū)動周期輸出第 N 個光敏元信號電荷包。CCD 的基本工作步驟為：把入射光子轉(zhuǎn)變成電荷，把這些電荷轉(zhuǎn)移到輸出放大器上，并把電荷轉(zhuǎn)變成電壓或電流信號，使這些電壓或電流能被傳感器外的電路感知。VHDL(Very High Speed Integrated Circuit Hardware Description Language)，即甚高速集成電路硬件描述語言，已經(jīng)成為一個電子電路和系統(tǒng)的描述、建模、綜合的工業(yè)標準。 該 軟 件 將 項 目 管 理 方 式 、 原 理 圖 和 PCB 圖的 雙 向 同 步 技 術(shù) 、 多 通 道 設(shè) 計 、 拓 樸 自 動 布 線 以 及 電 路 仿 真 等 技 術(shù) 結(jié) 合 在 一 起 ，為 電 路 設(shè) 計 提 供 了 強 大 的 支 持 。EDA 技術(shù)就是以計算機為工具，設(shè)計者在EDA 軟件平臺上，用硬件描述語言 HDL 或原理圖完成設(shè)計文件，然后由計算機自西南科技大學本科生畢業(yè)論文6動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標芯片的適配編譯、邏輯映射和編程下載等工作。硬件調(diào)試完成后，對整個圖像采集系統(tǒng)進行實物聯(lián)機調(diào)試。 本論文的主要內(nèi)容本論文的主要內(nèi)容是實現(xiàn)以線陣 CCD 器件 TCD1501D 為圖像傳感器的圖像采集系統(tǒng)，以 FPGA 芯片為主控制處理器，負責方案確定以及軟硬件功能的具體實現(xiàn)，通過傳輸接口，在 PC 機上顯示采集到的圖像信息。微型化超小型面陣 CCD 尺寸小，卻具有相當高的分辨率，因此被廣泛地應(yīng)用于醫(yī)療內(nèi)窺、盲孔檢測等技術(shù)中。目前有些驅(qū)動電路使用了單片機技術(shù)，但其功能簡單，靈活性、擴展性和實用性依然較差。線陣 CCD 的優(yōu)點是分辨力高，價格低廉，如 TCD1501D 型線陣 CCD，光敏像元數(shù)目為 5 000，像元尺寸為 7um7um7um (相鄰像元中心距 ),該線陣 CCD 一維成像長度 35 mm，可滿足大多數(shù)測量視場的要求，但要用線陣 CCD 獲取二維圖像，必須配以掃描運動，而且為了能確定圖像每一像素點在被測件上的對應(yīng)位置，還必須配以光柵等器件以記錄線陣 CCD 每一掃描行的坐標。作者簽名： 日期： 年 月 日導師簽名： 日期： 年 月 日指導教師評閱書指導教師評價：一、撰寫（設(shè)計）過程學生在論文（設(shè)計）過程中的治學態(tài)度、工作精神□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格學生掌握專業(yè)知識、技能的扎實程度□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格學生綜合運用所學知識和專業(yè)技能分析和解決問題的能力□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格研究方法的科學性；技術(shù)線路的可行性；設(shè)計方案的合理性□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格完成畢業(yè)論文（設(shè)計）期間的出勤情況□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格二、論文（設(shè)計）質(zhì)量論文（設(shè)計）的整體結(jié)構(gòu)是否符合撰寫規(guī)范？□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格是否完成指定的論文（設(shè)計）任務(wù)（包括裝訂及附件）？□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格三、論文（設(shè)計）水平論文（設(shè)計）的理論意義或?qū)鉀Q實際問題的指導意義□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格論文的觀念是否有新意？設(shè)計是否有創(chuàng)意？□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格論文（設(shè)計說明書）所體現(xiàn)的整體水平□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格建議成績：□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格（在所選等級前的□內(nèi)畫“√”）指導教師： （簽名） 單位： （蓋章）年 月 日評閱教師評閱書評閱教師評價：一、論文（設(shè)計）質(zhì)量論文（設(shè)計）的整體結(jié)構(gòu)是否符合撰寫規(guī)范？□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格是否完成指定的論文（設(shè)計）任務(wù)（包括裝訂及附件）？□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格二、論文（設(shè)計）水平論文（設(shè)計）的理論意義或?qū)鉀Q實際問題的指導意義□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格論文的觀念是否有新意？設(shè)計是否有創(chuàng)意？□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格論文（設(shè)計說明書）所體現(xiàn)的整體水平□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格建議成績：□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格（在所選等級前的□內(nèi)畫“√”）評閱教師： （簽名） 單位： （蓋章）年 月 日 西南科技大學本科生畢業(yè)論文 II教研室（或答辯小組）及教學系意見教研室（或答辯小組）評價：一、答辯過程畢業(yè)論文（設(shè)計）的基本要點和見解的敘述情況□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格對答辯問題的反應(yīng)、理解、表達情況□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格學生答辯過程中的精神狀態(tài)□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格二、論文（設(shè)計）質(zhì)量論文（設(shè)計）的整體結(jié)構(gòu)是否符合撰寫規(guī)范？□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格是否完成指定的論文（設(shè)計）任務(wù)（包括裝訂及附件）？□ 優(yōu) □ 良 □ 中 □ 及格 □ 不及格三、論文（設(shè)計）水平論文（設(shè)計）的理論意義或?qū)鉀Q實際問題的指導意