【正文】 指導(dǎo)教師職稱 講 師 學(xué)院領(lǐng)導(dǎo)小組組長(zhǎng)簽字 一、 課題訓(xùn)練內(nèi)容 采集系統(tǒng)的研制工 作 。以實(shí)現(xiàn)對(duì)模擬高頻信號(hào)的處理和控制。 1. 培養(yǎng)學(xué)生通過(guò)圖書館、互聯(lián)網(wǎng)等資源查閱相關(guān)資料（包括外文資料），訓(xùn)練學(xué)生自主獲得知識(shí)的能力和自學(xué)能力； 2. 培養(yǎng)學(xué)生把所學(xué)的知識(shí)用于實(shí)踐并引申到相關(guān)專業(yè)知識(shí)上， 鍛煉出自學(xué)能力； 3. 鍛煉學(xué)生外文閱讀及翻譯能力； 4. 鍛煉學(xué)生的自我創(chuàng)新能力； 5. 在書寫論文的過(guò)程中，鍛煉學(xué)生的語(yǔ)言組織能力、邏輯思維能力、辦公軟件使用的能力； 6. 培養(yǎng)學(xué)生與人合作、相互交流的能力。 2. 第四周前上交畢業(yè)設(shè)計(jì)開題報(bào)告一份。 3. 理清論文的總體思路，完成主要的研究工作： 1) 以 CY7C68013 為核心，設(shè)計(jì)一個(gè) FPGA 的最小系統(tǒng)，并在此基礎(chǔ)上通過(guò)編寫VHDL 程序進(jìn)行系統(tǒng)的開發(fā)。 3) 提高數(shù)據(jù)采集總體設(shè)計(jì)方案。 4. 完成畢業(yè)設(shè)計(jì)論文，字?jǐn)?shù)不少于 10000 字。 三、 畢業(yè)設(shè) 計(jì)（論文）主要參數(shù)及主要參考資料 主要參數(shù)； 采用 總線接口進(jìn)行數(shù)據(jù)傳輸； 12bit 的采樣分辨率 。 3 初步完成開題報(bào)告 。 7 進(jìn)行硬件采集設(shè)計(jì)。 9 根據(jù)采樣 AD芯片采用 AD9226，該芯片單電源供電采集 10 系統(tǒng)的聯(lián) 調(diào) 完成撰寫畢業(yè)論文所需工作，并制作 PPT。 2.“實(shí)際完成情況”和“檢查人簽名”由教師用筆填寫，其余各項(xiàng)均要求打印，打印字體和字號(hào)按照《武漢紡織大學(xué)（論文）規(guī)范》執(zhí)行。 隨著科技與信息技術(shù)不斷發(fā)展，使得信 息采集、傳輸和存儲(chǔ)的速度不斷提高，數(shù)據(jù)存儲(chǔ)的容量不斷加大。現(xiàn)在的數(shù)據(jù)存儲(chǔ)系統(tǒng)多數(shù)還是基于傳統(tǒng) PC 結(jié)構(gòu)，這種結(jié)構(gòu)在存儲(chǔ)容量擴(kuò)展性，存儲(chǔ)速度，可靠性，容錯(cuò)性方面都有很大不足。而高端領(lǐng)域基于服務(wù)器的磁盤陣列等的數(shù)據(jù)存儲(chǔ)，主要應(yīng)用于電信、金融等民用領(lǐng)域，存儲(chǔ)速率雖然較高，價(jià)格也是極其高昂的。同時(shí)通用串行總線接口 (USB)及 Avalon 總線在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用日益增多，尤其 USB 接口在計(jì)算機(jī)上已成為主流設(shè)備。 隨著電子技術(shù)的不斷發(fā)展，為了提高數(shù)據(jù)處理系統(tǒng)的整體性能，具有高密度、高精度、高速 度、低功耗和低價(jià)位的芯片正在成為主流應(yīng)用發(fā)展趨勢(shì)。 MAXIM 公司的 MAX108 芯片，采樣精度為 8bit，采樣率可達(dá)，帶有片上 采樣 /保持放大器 。美國(guó)國(guó)家半導(dǎo)體公司生 產(chǎn)的 ADC08X300 芯片， 8 位采樣精度，采樣速率最大能夠達(dá)到 3Gsps。 當(dāng)前國(guó)外的高速 數(shù)據(jù)采集器生產(chǎn)單位較多且儀器性能優(yōu)良，比如頻譜信號(hào)。美國(guó) Signatec 公司推出的 PDA12A 采集卡的采樣速率為 125Msps、分辨率為 12bit。由于電子技術(shù)涉及的領(lǐng)域越來(lái)越廣，國(guó)內(nèi)市場(chǎng)對(duì)數(shù)據(jù)采集器的需求日益增多，近年來(lái)國(guó)內(nèi)有些單位也制造出一些采集器，但是性能不高，價(jià)格卻很高，普遍存在的問(wèn)題是體積大，攜帶不便。 三、 本課題的研究?jī)?nèi)容 ，分析課題的目的和發(fā)展意義，分析課題所具有 的優(yōu)勢(shì)，介紹課題的研究?jī)?nèi)容。 ，結(jié)合當(dāng)前高速數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，提出高速數(shù)據(jù) 采集系統(tǒng)的總體設(shè)計(jì)方案。 ，對(duì)系統(tǒng)進(jìn)行軟件設(shè)計(jì)，研究基于 Lab VIEW 的 系統(tǒng)上位機(jī)界面設(shè)計(jì)及用 VHDL 實(shí)現(xiàn)系統(tǒng)時(shí)序控制功能。應(yīng)用可編程門陣列和單片機(jī)協(xié)同工作的方式，充分發(fā)揮兩者的優(yōu)點(diǎn)， 使系統(tǒng)體積小、性能穩(wěn)定，具有較高的性價(jià)比。 FPGA芯片采用 CY7C68013芯片、設(shè)計(jì)與 接口芯片采用。其中， FPGA 的最小系統(tǒng)主要包括電源電路、時(shí)鐘電路、復(fù)位電路、配置電路、各接口電路。系統(tǒng)所需要的電壓有 5V、 、 ， 、 電壓通過(guò)穩(wěn)壓芯片 CY7C68013 得 到。本系統(tǒng)設(shè)計(jì)過(guò)程中根據(jù) Cyclone器件具有的配置模式，優(yōu)先選擇了 JTAG 和主動(dòng)串行配置 AS( Active Serial)兩種配置下載模式。本設(shè)計(jì)中 USB 接口電路設(shè)計(jì)采用 Cypress公司的 CY7C68013 芯片，該芯片內(nèi)置了一個(gè)增強(qiáng)型 8051 控制器，主要用于接收AD 轉(zhuǎn)換器傳送的采集數(shù)據(jù)并按 USB 傳送給 PC 主機(jī) 。為實(shí)現(xiàn)兩者的通信，需要編寫相應(yīng)的驅(qū)動(dòng)程序使之被Lab VIEW 所識(shí)別，利用 Lab VIEW 軟件平臺(tái)提供的 DLL 接口，通過(guò)調(diào)用編寫的動(dòng)態(tài)鏈接庫(kù) ((CLF)方式實(shí)現(xiàn)上位機(jī)與 USB 接口的通信功能。利用 CY7C68013 的 USB 接口功能與 FPGA 實(shí)現(xiàn)的 FIFO 實(shí)現(xiàn)數(shù)據(jù)的傳送。 (2)編程程序設(shè)計(jì) 設(shè)計(jì)應(yīng)用的是 USB 的直通模式， 68013 的固件編程主要包括 USB 數(shù)據(jù)輸入SLAVE FIFO 模式的設(shè)置和上位機(jī)控制命令的響應(yīng)程序兩個(gè)部分。實(shí)際上它是整個(gè)工程執(zhí)行的主程序 main（）。 3. 定義了 USB 設(shè)備握手時(shí) 需要的各種描述符。 5. 定義了各種二級(jí)中斷向量和描述符的數(shù)據(jù)結(jié)構(gòu)。 (3).VHDL 程序設(shè)計(jì) FPGA 內(nèi)部的 FIFO 存儲(chǔ)模塊負(fù)責(zé)在 68013 的 USB 與 ADC 采集芯片之間的數(shù)據(jù)傳輸與控制。也就是說(shuō) FPGA 產(chǎn)生數(shù)據(jù)采集、信號(hào)調(diào)理、 FIFO 和所需的全部控制信號(hào)。在本文設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng)中， FPGA 內(nèi)部被劃分為四個(gè)主要模塊 :FIFO, USB 接口控制、 ADC 轉(zhuǎn)換控制和分頻模塊。 2. 對(duì)設(shè)計(jì)中需要用到的器件進(jìn)行選型，詳細(xì)了解并翻閱其規(guī)格說(shuō)明書。 4. 查閱各功能模塊所使用的器件的相關(guān)資料，進(jìn)行具體電路設(shè)計(jì)并繪制原理圖。 6. 將編譯通過(guò)的程序下載 到檢測(cè)好的硬件電路上進(jìn)行各模塊調(diào)試。 8. 完成設(shè)計(jì)。4649. [15] 周軍，李廣波，董強(qiáng) .基于 FPGA的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì) [C].中國(guó)電機(jī)工程學(xué)會(huì) .中 國(guó)電機(jī)工程學(xué)會(huì)第十屆青年學(xué)術(shù)會(huì)議，吉林 2020:21442147. [16] 劉昌偉，邵左文，畢文 .基于 Lab VIEW的 USB接口多路高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì) [J] 世界電子元器件， 2020(12)。1215. [18] 劉偉周，張文棟，任勇峰 .基于 AD9226的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì) [J].測(cè)試技術(shù)學(xué)報(bào)， 2020,9(18)。在工業(yè)生產(chǎn)和科學(xué)研究中，對(duì)數(shù)據(jù)采集系統(tǒng)的性能 要求越來(lái)越高，具備更高采集精度和速度的數(shù)據(jù)采集系統(tǒng)越來(lái)越受到青睞。FPGA 作為系統(tǒng)的核心控制芯片可提高系統(tǒng)穩(wěn)定性、減小設(shè)備體積。硬件設(shè)計(jì)主要包括電源電路、 FIFO 存儲(chǔ)模塊、 AD 采樣及調(diào)理 電路和 USB 接口電路的分析與設(shè)計(jì) 。其中， VHDL 采用自上而下的設(shè)計(jì)的方法，分模塊完成 FPGA 的邏輯功能。系統(tǒng)體積小、攜帶方便，可以應(yīng)用于工業(yè)測(cè)控、通信、醫(yī)療等信號(hào)處理領(lǐng)域，具有很高的性價(jià)比和較廣泛的應(yīng)用前景。 數(shù)據(jù)采集 。 USB。 Data acquisition。 Universal Serial Bus。在氣象、雷達(dá)、天氣預(yù)報(bào)、航天航空、通信等多個(gè)領(lǐng)域，要求的數(shù)據(jù)存儲(chǔ)的實(shí)時(shí)性強(qiáng)，速率高，穩(wěn)定性好，高速大容量數(shù)據(jù)存儲(chǔ)系統(tǒng)前景廣闊。對(duì)于許多行業(yè)，傳統(tǒng)的設(shè)備已經(jīng)不能滿足需求。 如今 ,大 規(guī)模集成電路和高性能 FPGA 的飛速發(fā)展 ,為磁盤陣列開發(fā)提供了另一種嶄新的模式。新的磁盤陣列 RAID。在高速數(shù)據(jù)采集系統(tǒng)中，其核心器件是 A/D 轉(zhuǎn)換器，高采樣率、高精度的 A/D 轉(zhuǎn) 換器性能決定了其高速數(shù)據(jù)采集系統(tǒng)的性能，同時(shí)為了解決采樣后續(xù)處理速度問(wèn)題，也需要后續(xù)處理采用高速處理芯片。專用處理器在工業(yè)控制的相關(guān)領(lǐng)域應(yīng)用較為廣泛。當(dāng)前大容量、高速高密度的 FPGA 采用硬件描述語(yǔ)言 C VHDL, Verilog HDL等 )來(lái)實(shí)現(xiàn)整個(gè)系統(tǒng)，設(shè)計(jì)人員通過(guò)可編程邏輯器件能夠應(yīng)用并行處理技術(shù)完成對(duì)高速信號(hào)的采集、處理和分析，使用可編程邏輯語(yǔ)言通過(guò)模塊化設(shè)計(jì)就可以達(dá)到設(shè)計(jì)者期望的性能和指標(biāo)，很好的解決了高速信號(hào)處理過(guò)程中出現(xiàn)的問(wèn)題。在低速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)中 MCU 常作為 CPU 來(lái)實(shí)現(xiàn)系統(tǒng)的功能。因此本系統(tǒng)使用了高速、多 I/O 口的FPGA 芯片來(lái)控制 ADC和 RAM 等，因?yàn)榭删幊踢壿嬈骷?FPGA 與 MCU 比起來(lái) :具有時(shí)鐘頻率高、工作效率高、運(yùn)行速度快、延時(shí)小和時(shí)序控制可以用硬件實(shí)現(xiàn)等諸多優(yōu)勢(shì)，并且 FPGA 構(gòu)成的電路組成形式相對(duì)靈活，根據(jù)需要能夠添加外部控制、譯碼、通訊接口及擴(kuò)展電路。 現(xiàn)場(chǎng)可編程邏輯門陣列 (FPGA:Field Programmable Gate Array）是一種新型高性能的可編程邏輯器件?？删幊踢壿嬈骷云湓跀?shù)據(jù)采集及處理領(lǐng)域的高性能、高集成度和很好的時(shí)序控制功能等優(yōu)勢(shì)，在現(xiàn)代信號(hào)處理領(lǐng)域廣受歡迎。依此本課題將對(duì)基于 FPGA 的高速數(shù)據(jù)采集系統(tǒng)進(jìn)行研究和設(shè)計(jì)。同時(shí)通用串行總線接口 (USB)及 Avalon總線在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用日益增多，尤其 USB 接口在計(jì)算機(jī)上已成為主流設(shè)備。 隨著電子技術(shù)的不斷發(fā)展，為了提高數(shù)據(jù)處理系統(tǒng)的整體性能，具有高密度、高精度、高速度、低功耗和低價(jià)位的芯片正在成為主流應(yīng)用發(fā)展趨勢(shì)。 MAXIM公司的 MAX108芯片，采樣精度為 8bit，采樣率可達(dá) ，帶有片上 采樣 /保持放大器 。美國(guó)國(guó)家半導(dǎo)體公司生產(chǎn)的 ADC08X300 芯片， 8位采樣精度，采樣速率最大能夠達(dá)到 3Gsps。 當(dāng)前國(guó)外的高速數(shù)據(jù)采集器生產(chǎn)單位較多且儀器性能優(yōu)良，比如頻譜信號(hào)。美國(guó) Signaled 公司推出的 PDA12A 采集卡的采樣速率為 125Msps、分辨率為 12bit。由于電子技術(shù)涉及的領(lǐng)域越來(lái)越廣，國(guó)內(nèi)市場(chǎng)對(duì)數(shù)據(jù)采集器的需求日增多，近年來(lái)，國(guó)內(nèi)有些單位也制造出一些采集器，但是性能不高，價(jià)格卻很高，普遍存在的問(wèn)題是體積大，攜帶不便。 數(shù)據(jù)采集的應(yīng)用和發(fā)展 從數(shù)據(jù)采集現(xiàn)有儀器和技術(shù)來(lái)看，具備低速、低分辨率的數(shù)據(jù)采集技術(shù)發(fā)展已經(jīng)很成熟，實(shí)現(xiàn)相對(duì)容易，利用單片 DAC, ADC 即可實(shí)現(xiàn)穩(wěn)定性和可靠性都很優(yōu)良的采集器，而高速、高分辨率的采集系統(tǒng)由于受到所用 器件和技術(shù)的限制，產(chǎn)品相對(duì)較少。而國(guó)外市場(chǎng)的產(chǎn)品，具有同類指標(biāo)的儀器價(jià)格往往是國(guó)內(nèi)的幾倍甚至更高，使得在工業(yè)現(xiàn)場(chǎng)的應(yīng)用推廣的代價(jià)較高。以實(shí)現(xiàn)對(duì)模擬高頻信號(hào)的處理和控制。 本課題的主要研究?jī)?nèi)容如下 : ，分析課題的目的和發(fā)展意義，分析課題所具有 的優(yōu)勢(shì)，介紹課題的研究?jī)?nèi)容。 4 ， 結(jié)合當(dāng)前高速數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，提出高速數(shù)據(jù) 采集系統(tǒng)的總體設(shè)計(jì)方案。 ，對(duì)系統(tǒng)進(jìn)行軟件設(shè)計(jì)，研究基于 Lab VIEW 的 系統(tǒng)上位機(jī)界面設(shè)計(jì)及用 VHDL 實(shí)現(xiàn)系統(tǒng)時(shí)序控制功能。 2 數(shù)據(jù)采集與電路設(shè)計(jì) 數(shù)據(jù)采集理論分析 將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，并由計(jì)算機(jī)進(jìn)行存儲(chǔ)、處理、顯示或打印的過(guò)程稱為數(shù)據(jù)采集，分為采樣和量化兩個(gè)步驟，而實(shí)現(xiàn)相應(yīng)功能的系統(tǒng)稱為數(shù)據(jù)采集系統(tǒng)(Data Acquisition System)。數(shù)據(jù)采集系統(tǒng)處理信號(hào)的基本組成模塊有五個(gè)，它的組成框圖如圖 21 所示。為了充分利用 ADC 的滿量程分辨率，放大器電路的功能是把來(lái)自前端的微弱的模擬信號(hào)放大。 其次是模數(shù)轉(zhuǎn)換電路，由于 PC 只能對(duì)數(shù)字量進(jìn)行處理、顯示及控制等操作，因于把模擬量轉(zhuǎn)換成數(shù)字量是一個(gè)至關(guān)重要的環(huán)節(jié)。模數(shù)轉(zhuǎn)換電路 作為采樣通道的核心， 它是限制系統(tǒng)采集速度和精度的主要因素，因此在設(shè)計(jì)過(guò)程中需要重點(diǎn)考慮。選用合適的緩存電路可以提高數(shù)據(jù)采集系統(tǒng)的速率。 奈奎斯特采樣定理 奈奎斯特采樣定理是 :對(duì)一個(gè)具有有限頻譜的連 續(xù)信； x(t)進(jìn)行采樣，當(dāng)采樣頻率為 fs? 2fc，由采樣后得到的采樣信號(hào) x(nTs)能無(wú)失真地恢復(fù)為原信 。其中fS 是采樣頻率， fc 是被采樣信號(hào)的最高頻率。 在設(shè)計(jì)數(shù)據(jù)采集系統(tǒng)時(shí)，由于采集電壓的范圍、待測(cè)高頻信號(hào)的性質(zhì)和 A/D 采樣速率較高的原因，經(jīng)電路調(diào)試和 FPGA 時(shí)序仿真，得到當(dāng) A/D采樣的頻率是最高輸入信號(hào)的四倍以上時(shí)，可以很好的完成數(shù)據(jù)轉(zhuǎn)換功能。信號(hào)完整性在高速系統(tǒng)設(shè)計(jì)中需要嚴(yán)格對(duì)待，實(shí)際電路設(shè)計(jì)中，信號(hào)在任何一個(gè)線路出現(xiàn)問(wèn)題都會(huì)導(dǎo)致系統(tǒng)功能無(wú)法實(shí)現(xiàn)。二是如何調(diào)整傳輸電路使信號(hào)完整性更加優(yōu)良。 在電路設(shè)計(jì)中信號(hào)完整性問(wèn)題表現(xiàn)形式多種多樣，比如衰減、串?dāng)_、反射、振蕩、上沖、下沖、開關(guān)噪聲、傳輸線分析等多種形式，經(jīng)分析總結(jié)我們可以把信號(hào)完整性問(wèn)題劃分為四種情況 :依次為系統(tǒng)電磁兼容、單一網(wǎng)絡(luò)的信號(hào)質(zhì)量、不同信號(hào)線之間的串?dāng)_、電源和地噪聲。電源完整性是電路系統(tǒng)中特定電源及地與理想狀態(tài)的接 近程度。在現(xiàn)實(shí)設(shè)計(jì)中是不可能實(shí)現(xiàn)的，這是因?yàn)殡娐废到y(tǒng)中總是存在著不同程度的干擾和不同頻率的噪聲。 如果是供電電壓壓降問(wèn)題 ,可通過(guò)以下幾個(gè)方面給予解決 : ，要選擇正確的鋪地和管腳焊接方式 ,盡量加粗電源線和地線， 使線路的阻抗較小 ,從而使電源電流通路良好。 如果是地彈現(xiàn)象 ,應(yīng)對(duì)策略有以下幾種 : ，這需要從芯片內(nèi)部的驅(qū)動(dòng)器速率著手，由于現(xiàn)代大規(guī)模集成電路設(shè)計(jì)的方向是更快、更密和功能更強(qiáng)，因而這種方式可行性較差。 封裝產(chǎn)生的電源管腳與地管腳之間的電感，比如減短管腳焊接連線長(zhǎng)度，盡量在電路板上進(jìn)行大面積鋪銅。