【正文】 B 1 C A D A 18. 函數(shù) Y = AB + BC + AC 與 ACBCABY ??? 。 A B C D 20. 在 TTL集成與非門中，多發(fā)射極晶體管 T1的主要作用是 。 A 5 B 10 C 20 D 30 22. 在逐次逼近型 A/D轉(zhuǎn)換器的組成部分中 。 A 產(chǎn)生矩形波 B 產(chǎn)生延遲作用 C 存儲器信號 D 把緩慢信號變成矩形波 24. 如下圖電路，設(shè)現(xiàn)態(tài) Q1Q2=10，經(jīng)三個脈沖作用后， Q1Q2的狀態(tài)應(yīng)為 。 A 分解度 B 線性度 C 功率消耗 D 轉(zhuǎn)換精度和轉(zhuǎn)換速度 26. 在 TTL集成與非門中，多發(fā)射極晶體管 T1的主要作用是 。 A 分為 ROM和 RAM兩類 B ROM斷電后數(shù)據(jù)不丟失 C RAM可隨時修改 D 容量擴充只能用字擴展或位擴展 28. 標準與或式是由 構(gòu)成的邏輯表達式。 A 10 B 00 C 11 D 01 30. 組合邏輯電路一般由 _ _組合而成。 A 1個 B 2個 C 3個 D 4個 32. 求一個邏輯函數(shù) F的對偶式，下列哪種說法不正確： A “ .”換成“ +”，“ +”換成“ .” B 原變量換成反變量，反變量換成原變量 C 變量不變 D 常數(shù)中的“ 0”換成“ 1”，“ 1”換成“ 0”。 A 1 kHZ B 2 kHZ C 4 kHZ D 8 kHZ 34. 10位二進制 D/A轉(zhuǎn)換器的分辯率是 。 A 13T CCVV? ? 23T CCVV? ? 13T CCVV? B 23T CCVV? ? 13T CCVV? ? 13T CCVV? C 23T CCVV? ? 13T CCVV? ? 23T CCVV? D T CCVV?? 13T CCVV? ? 13T CCVV? 36. 函數(shù) A⊕ B與 B⊕ A 。 A 數(shù)碼鎖存器 B 電子開關(guān) C 電阻網(wǎng)絡(luò) D 譯碼器 38. 常用的 D/A轉(zhuǎn)換電路是 。 A 或與 B 與或 C 與非與非 D 或非或非 40. 一個 4位移位寄存器原來的狀態(tài)為 0000，如果串行輸 入始終為 1，則經(jīng)過 4個移位脈沖后寄存器的內(nèi)容為 。 A B C D RC 42. 在下列各圖中， 異 或邏輯對應(yīng)的邏輯圖是 。 B ≥ 1 C ≥ 1 D =1 43. 用觸發(fā)器設(shè)計一個同步十七進制計數(shù)器所需要的觸發(fā)器數(shù)目是 。 A 施密特觸發(fā)器 B 單穩(wěn)態(tài)電路 C 多 諧振蕩器 D 譯碼器 46. 在何種輸入情況下，“ 或 非”運算的結(jié)果是邏輯“ 1” 。 A 10 B 00 C 11 D 01 48. 在下列邏輯電路中，不是組合邏輯電路的有 。 A 字 擴展 B 位擴展 C 字和位兩者組合擴展 D 50. 一個 32路數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 。 A 1 kHZ B 2 kHZ C 4 kHZ D 8 kHZ 52. 下列關(guān)于 n變量最小項“相鄰性” 描述正確的是 。 A 觸發(fā)器 B 計數(shù)器 C 數(shù)據(jù)選擇器 D 寄存器 54. 若一個 10位二進制 A/D轉(zhuǎn)換器的基準電壓 VREF = ，則當(dāng)輸入為 ，結(jié)果為 。 A 譯碼 B 編碼 C 數(shù)據(jù)選擇 D 奇偶校驗 56. 一個倒 T網(wǎng)絡(luò)的 10位 D/A 轉(zhuǎn)換器的最小輸出電壓為 , 則當(dāng) D = （ 1100000100）2時，對應(yīng)的輸出電壓 Vo 為 V。 A 2個 B 4個 C 8個 D 16個 58. 555 定時電路 DR 端不用時，應(yīng)當(dāng) 。 A Z = A B C + A B C + A B C B Z = A B C + A B C + A B C C Z = AB + BC + AC D CABCBAAB C ?? 60. 若一個 10 位二進制 A/D 轉(zhuǎn)換器的滿刻度輸出電壓為 Vomax = , 當(dāng)輸入 D = （ 1100000010） 2時，輸出電壓為 V 。 A 計數(shù)器 B 移位寄存器 C 全加器 D 存儲器 62. 當(dāng)異步置數(shù)端 IRS DD ?? 時，輸出狀態(tài)是在 CP 由 1 變 0時刻發(fā)生變化，且與 CP=1期間輸入狀態(tài)變化無關(guān)，只取決于 CP 由 1 變 0 前瞬間輸入狀態(tài)而定的觸發(fā)器是 。 A 時序邏輯 B 施密特觸發(fā)器 C 單穩(wěn)態(tài)觸發(fā)器 D 多諧振蕩器 64. 由 10級觸發(fā)器構(gòu)成的二進制計數(shù)器，其模值為 。 A amp。 圖 1 A 1 kHZ B 2 kHZ C 4 kHZ D 8 kHZ 67. 10．若 4 位同步二進制加法計數(shù)器當(dāng)前的狀態(tài)是 0111，下一個輸入時鐘脈沖后，其內(nèi)容變?yōu)? 。 A ? ?A+ BC D + E B ? ?A+BC DE C ? ?A+ BC D + E D ? ?A+BC DE 69. 在下列邏輯電路中，不是組合邏輯電路的有 。 A 基 本 RS觸發(fā)器 B 主從 RS觸發(fā)器 C 鐘控 RS觸發(fā)器 D 鐘控 JK觸發(fā)器 71. 存在約束條件的觸發(fā)器是 。 A 施密特觸發(fā)器 B 單穩(wěn)態(tài)電路； C 多諧振蕩器 D 譯碼器 73. 能完成兩個 1位二進制數(shù)相加并考慮到低位來的進位的電路稱為 。 A 多諧振蕩器 B 基本 RS觸發(fā)器 C 單穩(wěn)態(tài)觸發(fā)器 D 施密特觸發(fā)器 75. n變量可以構(gòu)成 個最小項。 A 10 B 00 C 11 D 01 77. 在 8位 D/A、轉(zhuǎn)換器中，其分辨率是 。 A 0011 B 1011 C 1101 D 1110 79. 時序邏輯電路中必須有 _________。 A 與 CP和 D有關(guān) B 與 CP和 D無關(guān) C 只與 CP有關(guān) D 只與 D有關(guān) 81. 同步計數(shù)器 結(jié)構(gòu)含義 是指 的計數(shù)器 。 A 真值表 B 狀態(tài)表 C 狀態(tài)圖 D 特性方程 83. 石英晶體多諧振蕩器的主要優(yōu)點是 。 A 互非 B 對偶 C 相等 D 無任何關(guān)系 85. 一個 16路數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 __ 個。 A 觸發(fā)器 B 組合邏輯電路 C 移位寄存器 D 譯碼器 87. 下列器 件中，不屬于時序邏輯電路的是 。 A 逐次逼近型 B 雙積分型 C 并聯(lián)型 D VF型 89. 在下列功能表示方法中，不適合用于表示時序邏輯電路功能的是 。 A 施密特觸發(fā)器 B 單穩(wěn)態(tài)電路 C 多諧振蕩器 D 譯 碼器 91. 邊沿 JK觸發(fā)器是 。 A 接高電平 B 接低電平 C 通過 F的電容接地 D 直接接地 93. 10位二進制 A/D轉(zhuǎn)換器的分辯率是 。 A 立即重新寫入 信息操作 B 刷新操作 C 定期寫 入 信息操作 D 95. 同或邏輯對應(yīng)的邏輯圖是 。 96. 八位 DAC 電路可分辨的最小輸出電壓為 10 mv ，則輸入數(shù)字量為（ 10000000） B時，輸出電壓為 。 A “ .”換成“ +”，“ +”換成“ .” B 原變量換成反變量，反變量換成原變量 C 變量不變 D 常數(shù)中的“ 0”換成“ 1”，“ 1”換成“ 0” 98. 一個 4路數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 ______個。 A 數(shù)據(jù)選擇 B 優(yōu)先編碼 C 數(shù)據(jù)比較 D 譯碼 100. 若 JK 觸發(fā)器的原狀態(tài)為 0，要在 CP 作用后仍保持為 0 狀態(tài)，則 JK 的值應(yīng)是 。 答案 A 答案 B 答案 C 答案 D 2. 可編程邏 輯 陣列〈 PLA) 和可編程陣列邏輯 (PAL) 兩器件的區(qū)別是前者或陣列是可編程的 ,而后者或陣列是固定的 ,兩者的與陣列均可編程。（ ） 4. 同步計數(shù)器是下列選項 A 所指的計數(shù)器。（ ） 6. 維持 阻塞 D 觸發(fā)器的觸發(fā)為下列選項中的 A。 ( ) 8. ： 在工作速度要求較高時，在同步計數(shù)器和異步計數(shù)器兩者之中，應(yīng)選用同步計數(shù)器。（ ） 10. 在二進制譯碼器 中，若輸入有 4位代碼，則輸出信號數(shù)應(yīng)選用下列選項中的 C。 ( ) 13. 由 8級觸發(fā)器構(gòu)成的二進制計數(shù)器模值為 16。（ ） A F=1 B F=0 C F=A D 15. 對 TTL與非門多余輸入端的處理，不能將它們用下列選項中的 A方式處理。（ ） A 互為反函數(shù) B 互為對偶式 C 相等 D 答案都不正確 17. 如圖所示電路的輸出 F=0。（ ） A 2 B 3 C 4 D 5 19. 已知 R 、 S 是 2個與非門構(gòu)成的基本 RS 觸發(fā)器的輸入端，則約束條件為下列選項中的 D。（ ） A 8 B 16 C 128 D 256 21. 欲實現(xiàn)一個三變量組合邏輯函數(shù)，應(yīng)選用下列選項中的 C。（ ） A 10 B 20 C 1000 D 1024 23. 設(shè)計一個能存放 8位二進制代碼的寄存器，需要觸發(fā)器的個數(shù)為下列選項中的 A 所指。（ ） 25. 用 OD門 (或 OC〉實現(xiàn)函數(shù) Z = AB+CD , 應(yīng)采用如圖 所示的 C 圖的電路。（ ） 27. JK型 邊沿 觸發(fā)器的觸發(fā)是選用下列選項中的 A。（ ） A 倒相 B 邏輯乘 C 提高帶負載能力 D 提高 抗干擾能力 29. 一般 TTL集成門電路的平均傳輸延遲時間比 CMOS 集成門電路小。（ ） 30. 正邏輯的與門是負邏輯的或門；正邏輯的或門是負邏輯的與門，如下圖 (a)和 (b)所示。（ ） A 編碼器 B 譯碼器 C 全加器 D 半加器 32. 在 TTL 三態(tài)門、 OC門、與非門、異或門和或非門電路中，能實現(xiàn)“線與”邏輯功能的門為異或門，能實現(xiàn)總線連接方式的門為 OC門。（ ） A 譯碼器 B 編碼器 C 數(shù)據(jù)選擇器 D 數(shù)據(jù)比較器 34. 把 JK 觸發(fā)器轉(zhuǎn)換為 T’ 觸發(fā)器的方法是將 J = 1， K = 1。（ ） 36. 用代碼代表特定信號或者將代碼賦予特定含義的過程稱為下列選項中的 C。（ ） A 0001 B 0111 C 1110 D 1111 38. 由或非門構(gòu)成的基本 RS觸發(fā)器 ,當(dāng) R = 1,S = 0時 ,則輸出狀態(tài)應(yīng)選為下列選項中的 B。（ ） 40. 函數(shù) Y(A、 B