集成電路制造工藝北京大學(xué)-在線瀏覽
2025-06-17 13:59本頁面
【正文】 ： 可以作為金屬化時的介質(zhì)層，而且還可以作為離子注入或擴散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴散源 ?低溫 CVD氧化層：低于 500℃ ?中等溫度淀積： 500～ 800℃ ?高溫淀積： 900℃ 左右 化學(xué)汽相淀積 (CVD) ?多晶硅的化學(xué)汽相淀積： 利用多晶硅替代金屬鋁作為 MOS器件的柵極是 MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的 MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實現(xiàn)源漏區(qū)自對準(zhǔn)離子注入，使 MOS集成電路的集成度得到很大提高。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點，同時兼有各向異性和選擇性好的優(yōu)點。 ?接近式曝光： 在硅片和掩膜版之間有一個很小的間隙 (10～ 25?m)，可以大大減小掩膜版的損傷，分辨率較低 ?投影式曝光： 利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式 三種光刻方式 圖形轉(zhuǎn)換：光刻 ?超細線條光刻技術(shù) ?甚遠紫外線 (EUV) ?電子束光刻 ?X射線 ?離子束光刻 圖形轉(zhuǎn)換：刻蝕技術(shù) ?濕法刻蝕： 利用液態(tài)化學(xué)試劑或溶液通過化學(xué)反應(yīng)進行刻蝕的方法 ?干法刻蝕： 主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子 、 原子及各種原子基團等 )與材料發(fā)生化學(xué)反應(yīng)或通過轟擊等物理作用而達到刻蝕的目的 圖形轉(zhuǎn)換：刻蝕技術(shù) ?濕法腐蝕： ?濕法化學(xué)刻蝕在半導(dǎo)體工藝中有著廣泛應(yīng)用：磨片、拋光、清洗、腐蝕 ?優(yōu)點是選擇性好、重復(fù)性好、生產(chǎn)效率高、設(shè)備簡單、成本低 ?缺點是鉆蝕嚴重、對圖形的控制性較差 干法刻蝕 ?濺射與離子束銑蝕： 通過高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，但選擇性較差 ?等離子刻蝕 (Plasma Etching)： 利用放電產(chǎn)生的游離基與材料發(fā)生化學(xué)反應(yīng)，形成揮發(fā)物，實現(xiàn)刻蝕。集成電路制造工藝 北京大學(xué) ?集成電路設(shè)計與制造的主要流程框架 設(shè)計 芯片檢測 單晶、外延材料 掩膜版 芯片制造過程 封裝 測試 系統(tǒng)需求 集成電路的設(shè)計過程： 設(shè)計創(chuàng)意 + 仿真驗證 集成電路芯片設(shè)計過程框架 From 吉利久教授 是 功能要求 行為設(shè)計（ VHDL） 行為仿真 綜合、優(yōu)化 —— 網(wǎng)表 時序仿真 布局布線 —— 版圖 后仿真 否 是 否 否 是 Sing off — 設(shè)計業(yè) — — 制造業(yè) — 芯片制造過程 由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層 曝 光 刻 蝕 硅片 測試和封裝 用掩膜版 重復(fù) 2030次 V s s poly 柵 V dd 布線通道參考孔有源區(qū)N+P+集成電路的內(nèi)部單元 (俯視圖 ) 50?m
公司管理相關(guān)推薦
鄂ICP備17016276號-1