集成電路制造工藝流程-在線瀏覽
2025-02-07 18:34本頁(yè)面
【正文】 ith IC Emphasis） 參數(shù) ，版圖設(shè)計(jì)用的 層次定義 ， 設(shè)計(jì)規(guī)則 ， 晶體管、電阻、電容等元件和通孔（ VIA）、焊盤等基本結(jié)構(gòu)的版圖 ，與設(shè)計(jì)工具關(guān)聯(lián)的 設(shè)計(jì)規(guī)則檢查（ DRC）、參數(shù)提?。?EXT）和版圖電路對(duì)照（LVS）用的文件。 ?代工方式已成為集成電路技術(shù)發(fā)展的一個(gè)重要特征 。如美國(guó)有 200多家、臺(tái)灣有 100多家這樣的設(shè)計(jì)公司。 ?設(shè)計(jì)工作由 有生產(chǎn)線集成電路設(shè)計(jì) 到 無(wú)生產(chǎn)線集成電路設(shè)計(jì) 的發(fā)展過(guò)程。國(guó)際微電子中心 集成電路設(shè)計(jì)原理 1 第一章 集成電路制造工藝流程 集成電路（ Integrated Circuit） 制造工藝是集成電路實(shí)現(xiàn)的手段，也是集成電路設(shè)計(jì)的基礎(chǔ)。 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 2 ?隨著集成電路發(fā)展的過(guò)程，其發(fā)展的總趨勢(shì)是 革新工藝、提高集成度和速度 。 ?無(wú)生產(chǎn)線 （ Fabless）集成電路設(shè)計(jì)公司。 引言 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 3 2. 代客戶加工（代工）方式 ?芯片設(shè)計(jì)單位和工藝制造單位的分離 ，即芯片設(shè)計(jì)單位可以不擁有生產(chǎn)線而存在和發(fā)展，而芯片制造單位致力于工藝實(shí)現(xiàn)，即 代客戶加工（簡(jiǎn)稱代工）方式 。 引言 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 4 3. PDK文件 ?首先， 代工單位 將經(jīng)過(guò)前期開發(fā)確定的一套 工藝設(shè)計(jì)文件 PDK（ Pocess Design Kits)通過(guò)因特網(wǎng)傳送給設(shè)計(jì)單位。 引言 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 5 4. 電路設(shè)計(jì)和電路仿真 ?設(shè)計(jì)單位 根據(jù) 研究項(xiàng)目 提出的 技術(shù)指標(biāo) ，在自己掌握的 電路與系統(tǒng)知識(shí) 的基礎(chǔ)上，利用 PDK提供的 工藝數(shù)據(jù) 和 CAD/EDA工具 ，進(jìn)行 電路設(shè)計(jì)、電路仿真（或稱模擬）和優(yōu)化、版圖設(shè)計(jì)、設(shè)計(jì)規(guī)則檢查 DRC、參數(shù)提取和版圖電路圖對(duì)照 LVS，最終生成通常稱之為 GDSⅡ 格式的版圖文件 。 引言 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 6 5. 掩模與流片 ?代工單位 根據(jù)設(shè)計(jì)單位提供的 GDSⅡ 格式 的 版圖數(shù)據(jù) ，首先 制作掩模（ Mask） ，將版圖數(shù)據(jù)定義的圖形固化到鉻板等材料的一套掩模上。 ?在一張張掩模的參與下，工藝工程師完成 芯片的流水式加工 ， 將版圖數(shù)據(jù)定義的圖形最終有序的固化到芯片上 。 引言 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 7 代工（ Foundry）廠家 很多，如： ? 無(wú)錫上華（ ?mCOS和 4 ?mBiCMOS工藝 ) ? 上海先進(jìn)半導(dǎo)體公司 (1 ?mCOS工藝 ) ? 首鋼 NEC(?mCOS工藝 ) ? 上海華虹 NEC( ?mCOS工藝 ) ? 上海中芯國(guó)際 (8英寸晶圓 ?mCOS工藝 ) 引言 6. 代工工藝 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 8 代工（ Foundry）廠家 很多，如： ? 宏力 8英寸晶圓 ?mCMOS工藝 ? 華虹 NEC 8英寸晶圓 ?mCMOS工藝 ? 臺(tái)積電 (TSMC) 在松江籌建 8英寸晶圓 ?mCMOS工藝 ? 聯(lián)華 (UMC) 在蘇州籌建 8英寸晶圓 ?mCMOS工藝等等。 ? 這種 芯片工程 通常由大學(xué)或研究所作為龍頭單位負(fù)責(zé)人員培訓(xùn)、技術(shù)指導(dǎo)、版圖匯總、組織芯片的工藝實(shí)現(xiàn)，性能測(cè)試和封裝。 引言 8. 芯片工程與多項(xiàng)目晶圓計(jì)劃 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 11 8. 芯片工程與多項(xiàng)目晶圓計(jì)劃 Relation of FF(無(wú)生產(chǎn)線與代工的關(guān)系 ) 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 12 ? 多項(xiàng)目晶圓 MPW（ multiproject wafer)技術(shù)服務(wù)是一種國(guó)際科研和大學(xué)計(jì)劃的流行方式。 引言 8. 芯片工程與多項(xiàng)目晶圓計(jì)劃 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 13 代工單位與其他單位關(guān)系圖 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 14 集成電路制造工藝分類 1. 雙極型工藝（ bipolar） 2. MOS工藝 3. BiMOS工藝 國(guó)際微電子中心 集成電路設(shè)計(jì)原理 15 167。隔離的方法有多種，如 PN結(jié)隔離 ， 全介質(zhì)隔離 及 PN結(jié) 介質(zhì)混合隔離 等。 典型 PN結(jié)隔離工藝是實(shí)現(xiàn)集成電路制造的最原始工藝，迄今為止產(chǎn)生的各種雙極型集成電路制造工藝 都是在此工藝基礎(chǔ)上改進(jìn)而來(lái)的。因此， 外延層電極引出處應(yīng)增加濃擴(kuò)散。 B PSub SiO2 光刻膠 N+埋層 N–epi P+ P+ P+ SiO2 N–ep
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1