【正文】 .......................................................................... 8 等精度頻計的原理 ............................................................................................. 8 3. 硬件電路設計 ........................................................................................................... 10 ................................................................................................... 10 作原理及設計 ...............................................................................11 FPGA 測頻專用模塊邏輯設計 ...............................................................................................11 測頻 /測周期的實現 ...............................................................................................................12 控制部件設計 .........................................................................................................................13 計數部件設計 .........................................................................................................................13 脈沖寬度測量和占空比測量模塊設計 ................................................................................13 ................................................................................................ 14 AT89C51 單片機性能 .............................................................................................................14 單片機控制電路 .....................................................................................................................16 ................................................................................................... 17 鍵盤接口電路 .........................................................................................................................17 顯示電路 ..................................................................................................................................17 .................................................................................................................... 19 FPGA模塊的頂層設計 ............................................................................. 19 FPGA模塊仿真 .................................................................................................. 19 ..................................................................................... 20 單片機主程序 .........................................................................................................................20 鍵盤掃描、時間值輸入及計數值計算子程序 ...................................................................21 ........................................................................................................................... 22 ........................................................................................................................... 42 ........................................................................................................................ 43 謝 ........................................................................................................................ 44 參考文獻 ........................................................................................................................ 45 引 言 在電子技術中，頻率是最基本的參數之一，并且與許多電參量的測量方案、測量結果都有十分密切的關系，因此，頻率的測量就顯得更為重要。數字式頻率計的測量原理有兩類：一是直接測頻法，即在一定閘門時間內測量被測信號的脈沖個數；二是間接測頻法即測周期法，如周期測頻法。 數字頻率計是數字電路中的一個典型應用，實際的硬件設計用到的器件較多，連線比較復雜，而且會產生比較大的延時，造成測量誤差、可靠性差。 采用 FPGA 現場可編程門陣列為控制核心，通過硬件描述語言 VHDL 編程，在QuartusII 仿 真平臺上編譯、仿真、調試 ，并下載到 FPGA 芯片上，通過嚴格的測試后，能夠較準確地測量方波、正弦波、三角波、矩齒波等各種常用的信號的頻率，而且還能對其他多種物理量進行測量。以AT89C51 單片機和 Altera 公司生產的可編程邏輯器件 (FPGA)為核心 ,由信號放大整 形模塊 ,FPGA 模塊 ,單片機模塊 ,鍵盤模塊 ,數碼顯示模塊等組成 。同時， 消除了對被測信號計數產生的誤差，測量精度大大提高，而且達到了在整個頻段的等精度測量。主動配置方式由 FPGA 器件引導配置操作過程，它控制著外部存儲器和初始化過程：而被動配置方式則由外部計算機或控制器控制配置過程。在實驗系統中，通常用計算機或控制器進行調試，因此可以使用被動配置方式。 Altera 公司提供的 FPGA 專用配置器件它們的特點是： ◆ 配置電流小器件正常工作時， EPC 器件為零靜態(tài)電流，不消耗功率。 ◆ 支持 MPU 、 MCU 模仿下載配置時序為 FPGA 配置 可編程邏輯器件 FPGA的基本結構 可編程邏輯器件種類較多，不同廠商生產的可編程邏輯器件的結構差別較大。其中輸入緩沖電路主要用來對輸入信號進行預處理，以適應各種輸入情況，例如產生 輸入變量 的原變量和反變量； “ 與陣列 ” 和 “ 或陣列 ” 是 PLD 器件的主體，能夠有效地實現 “ 積之和 ” 形式的布爾邏輯函數；輸出緩沖電路主要用來對輸出信號進行處理，用戶可以根據需要選擇各種靈活的輸出方式（組合方式、時序方式） ，并可將反饋信號送回輸入端，以實現復雜的邏輯功能。可以實現無芯片 EDA 公司，專業(yè)從事 IP 模塊生產。可以說，當今的數字系統設計已經離不開可編程邏輯器件和 EDA 設計工具。現在數字系統設計依靠手工已經無法滿足設計要求，設計工作需要在計算機上采用 EDA 技術完成。在 EDA軟件的支持下，設計者完成對系統功能的進行描述，由計算機軟件進行處理得到設計結果。 用硬件描述語言進行電路與系統的設計是當前 EDA 技術的一個重要特征。與原理圖輸入設計方法相比較，硬件描述語言更適合規(guī)模日益增大的電子系統。目前最常用的 IEEE 標準硬件描述語言有 VHD L和 VerilogHDL。 可編程邏輯器件 FPGA的一般設計流程 可編程邏輯器件的設計過程是利用 EDA 開發(fā)軟件和編程工具對器件進行開發(fā)的過程。 設計工具 Altera 的可編程邏輯器件設計工具隨著 Altera 公司在推出各種可編程邏輯器件的同時也在不斷升級。 MAX＋ PLUS Ⅱ和 Quartus Ⅱ具有可視化的設計環(huán)境，具有工業(yè)標準 EDA 工具接口，可以運行在多種操作平臺上。有關結構的詳細知識已裝入開發(fā)工具軟件，設計人員無須手工優(yōu)化自己的設計，因此設計速度非常快。 QuartusⅡ軟件加強了網絡功能，它具有最新的 Inter 技術，設計人員可以直接通過Inter 獲得 Altera 的技術支持。2 .等精度頻計的原理分析 傳統的測 頻原理是在一定的時間間隔內測某個周期信號的重復變化次數 N，其頻率可表示為 f=N/T，其原理框圖見圖 21。 圖 21 傳統測頻原理框圖 測頻原理電路圖如圖 22 所示。設 FX 為整形后的被測信號， FS 為基準頻率信號，若在一次預置門高電平脈寬時間內被測信 號計數值為 Nx,基準頻率計數值為 Ns，則有 : FX= (FS/Ns) Nx 基于傳統測頻原理的頻率計的測量精度將隨被測信號頻率的改變而改變，在實用中有較大的局限性，而等精度頻率計不但具有較高的測量精度，而且在整個測頻區(qū)域內保持恒定的測試精度。 （ 3）具有 清零功能，時標信號頻率為： 60000HZ 3. 硬件電路設計 等精度數字頻率計涉及到的計算包括加、減、乘、除，耗用的資源比較大，用一般中小規(guī)模 CPLD/FPGA 芯片難以實現。電路系統原理框圖如圖 21所示，其中單片機完成整個測量電路的測試控制、數據處理和顯示輸出 。 等精度頻率計的主系統如圖所示，主要由以下幾個部分組成： （ 1）信號整形電路。 （ 2）測頻電路。 （ 3） 100MHZ 的標準頻率信號源直接進入 FPDA。用于控制 FPDA 的測頻操作和讀取測量數據，并做相應數據處理。 （ 5）鍵盤模塊。 （ 6）數碼顯示模塊。 考慮提高單片機 IO 口的利用率，降低編程復雜性，提高單片機的計算機速度以及降低數碼管顯示器對主系統的干擾，可以采用串行靜態(tài)顯示方式。P2口為雙向控制口。系統設置 5個功能鍵 :占空比、脈寬、周 期、頻率和復位。 (3)測頻標準頻率 50MHz 信號由晶體振蕩源電路提供。 FPGA 測頻專用模塊邏輯設計 利用 VHDL 設計的測頻模塊邏輯結構如圖 33所示 : 其中有關的接口信號規(guī)定如下 : (1) TF():TF=0 時等精度測頻 。 (2) CLR/TRIG (P2. 6):當 TF=0 時系統全清零功能 。 (3) ENDD (P2. 4):脈寬計數結束狀態(tài)信號， ENDD=1 計數結束。CHOICE=0 自校。當 TF=1 時， START 有第二功能，此時，當 START=0時測負脈寬，當 START=1 時測正脈寬。 (6) FEND (P2. 3):等精度測頻計數結束狀態(tài)信號， EEND=0 時計數結束。 圖 33 CPLD 測頻專用模塊框圖 測頻 /測周期的實現 (1)令 TF=0，選擇等精度測頻，然后在 CONTRL 的 CL