【正文】 務(wù)程序 鍵盤采用查詢的方式，放在主程序中，當(dāng)沒有按鍵按下的時候，單片機(jī)循環(huán)主程序，一旦右鍵按下，便轉(zhuǎn)向相應(yīng)的子程序處理，處理結(jié)束再返回。當(dāng)中途等待結(jié)束的時候，也就自動切換到正常的計價。在該程序中，需要完成當(dāng)前行駛里程數(shù)和總額的累加操作，并將結(jié)果存入里程和總額寄存器中。 定時中斷服務(wù)程序 在定時中斷服務(wù)程序中，每 100ms 產(chǎn)生一次中斷，當(dāng)產(chǎn)生 10次中斷的時候，也就到了一秒，送數(shù)據(jù)到相應(yīng)的顯示緩沖單元，并調(diào)用顯示子程序?qū)崟r顯示。此外，在主程序模塊中還需設(shè)置啟動 /清除標(biāo)志寄存器、里程寄存器和價格寄存器，并對他們進(jìn)行初始化。 利用單片機(jī)豐富的 I/O 端口，實現(xiàn)基本的里程計費(fèi)功能和價格調(diào)節(jié)，時鐘顯示功能。 掉電存儲用來存取計費(fèi)器的狀態(tài)信息和計費(fèi)信息。 EDA 具有高可靠性正好克服了這一缺點。 速度快，可靠性高 MCU(Micro Controller Unit)和 DSP(Digital Signal Processor)都是通過串行執(zhí)行指令來實現(xiàn)特定功能的，速度比較慢，而 FPGA／ CPLD 可以實現(xiàn)硬件上的并行工作，在高速應(yīng)用和實時測控等領(lǐng)域運(yùn)用很廣；另一方面， FPGA／ CPLD器件在 功能開發(fā)上是通過軟件來實現(xiàn)的，但是其物理機(jī)制和純硬件電路完全一樣，可靠性高；與其他的設(shè)計方案相比， FPGA 芯片有豐富的 I/O，從而有著豐富的存儲單元，可將原本需外加的存儲設(shè)備轉(zhuǎn)移到 FPGA 芯片內(nèi)部來實現(xiàn)，使得外圍電路減少。 EDA技術(shù)作為現(xiàn)代電子系統(tǒng)的開發(fā)技術(shù)，具有以下兩方面的特點： 基于 FPGA 的出租車多功能計費(fèi)系統(tǒng)設(shè)計 第 7 頁 共 52 頁 修改軟件程序即可改變硬件 由于 FPGA／ CPLD可通過對軟件編程實現(xiàn)對該硬件的結(jié)構(gòu)和工作方式進(jìn)行重新組構(gòu)，修改軟件程序就改變了硬件，這使得設(shè)計者把思路概念變?yōu)槟繕?biāo)芯片和電路。設(shè)計者只需用 VHDL語言來進(jìn)行系統(tǒng)功能的描述，借助 EDA工具就能得到設(shè)計的結(jié)果，將編譯后的代碼下載到目標(biāo)芯片后就可在硬件上實現(xiàn)。這種設(shè)計不僅外圍電路較多，而且時序?qū)崿F(xiàn)能力較弱，調(diào)試復(fù)雜，抗干擾能力差，特別對這種需要長時間不間斷運(yùn)作的系統(tǒng)，由于主要是軟件運(yùn)作，容易出錯，而造成系統(tǒng)不穩(wěn)定。利用單片機(jī)的中斷來響應(yīng)乘客等待或者開車的請求，進(jìn)行相應(yīng)的處理。 關(guān)于出租車計費(fèi)系統(tǒng)的設(shè)計，有著大量的采用基于單片機(jī)進(jìn)行設(shè)計的方案。它作為一種新型的技術(shù)正在潛移默化的改變著數(shù)字系統(tǒng)的設(shè)計觀念、方法和過程。 近些年來， FPGA/CPLD器件的不斷成熟，尤其是 FPGA/CPLD向深亞微米領(lǐng)域的發(fā)展，使得 FPGA/CPLD器件得到了廣泛應(yīng)用，以 FPGA/CPLD為物質(zhì)基礎(chǔ)的 EDA技術(shù)誕生了。最初的使用純 SSI數(shù)字電路設(shè)計系統(tǒng)，不僅工作量大，靈活性低，而且系統(tǒng)可靠性差?，F(xiàn)今越來越多的電子產(chǎn)品向著微型化、低功耗、智能化等方向發(fā)展。版圖設(shè)計將電路圖轉(zhuǎn)換成版圖，如果采用可編程器件就可以在可編程器件的開發(fā)工具時進(jìn)行編程制片。邏輯設(shè)計把結(jié)構(gòu)轉(zhuǎn)換成邏輯圖，設(shè)計中盡可能采用規(guī)則的邏輯結(jié)構(gòu)或采用經(jīng)過考驗的邏輯單元或模塊。結(jié)構(gòu)設(shè)計根據(jù)系統(tǒng)或芯片的特點，將其分解為接口清晰、相互關(guān)系明確、盡可能簡單的子系統(tǒng)，得到一個總體結(jié)構(gòu)。 T o p d o w n行 為 設(shè) 計 結(jié) 構(gòu) 設(shè) 計邏 輯 設(shè) 計電 路 設(shè) 計版 圖 設(shè) 計 圖 21 設(shè)計流程圖 在自頂向下的設(shè)計方法中，首先需要對整個系統(tǒng)進(jìn)行方案 的 設(shè)計 以及 功能 的劃分，擬訂采用專用 的 集成電路 ASIC 來實現(xiàn)系統(tǒng)的電路 設(shè)計 ， 在 完成電路和芯片 的 版圖 后 ，再交 給 IC 工廠投片加工，或者采用可編程 ASIC（如 CPLD和 FPGA等 ）現(xiàn)場編程 來 實現(xiàn) 。描述的是設(shè)計在算法 中的行為。硬件總體設(shè)計的實現(xiàn)已經(jīng)基本確定，門級設(shè)計網(wǎng)表與芯片制造商的工藝庫直接相關(guān)聯(lián)，電路設(shè)計時，所有的工藝器件都 基于 FPGA 的出租車多功能計費(fèi)系統(tǒng)設(shè)計 第 5 頁 共 52 頁 要確定。該模塊大致由寄存器和組合邏輯兩大塊組成，此外還包含小部分可邏輯綜合的行為描述。描述設(shè)計電路的體系結(jié)構(gòu)。 用自頂向下的思路進(jìn)行數(shù)字電路設(shè)計包括以下幾個主要的抽象層次： (1)電路級，表示電路設(shè)計可轉(zhuǎn)入制造。 自頂向下設(shè)計流程 伴隨著集成電路技術(shù)的日益發(fā)展，電子系統(tǒng)設(shè)計的規(guī)模與復(fù)雜度逐漸提高，使用自底向上的設(shè)計思路已不能夠適應(yīng)現(xiàn)在的需要，而采用自頂向下的設(shè)計思路的優(yōu)越性卻逐漸顯露出來。 自底向上設(shè)計流程 自底向上的設(shè)計方法是一種比較傳統(tǒng)的設(shè)計思想、首先將各種基本單元，如各種邏輯門以及加法器、選通器等做成基本單元庫，再調(diào)用它們，逐級向上組合，直到設(shè)計出合適的系統(tǒng)為止。 第五章對全文進(jìn)行了總結(jié)并對未來出租車計費(fèi)器的發(fā)展進(jìn)行了展望。 第四章是基于 FPGA出租車計費(fèi)器的軟件設(shè)計。 第三章介紹了基于 FPGA出租車計費(fèi)器的硬件設(shè)計。 第一章從出租車研究的背景及目的著手，并對國內(nèi)外出租車計費(fèi)器的發(fā)展?fàn)顩r進(jìn)行了綜述，闡述了出租車計費(fèi)器的發(fā)展趨勢。 增加計費(fèi)標(biāo)準(zhǔn)設(shè)定功能 通過設(shè)計此性能可使得計費(fèi)標(biāo)準(zhǔn)的設(shè)計更加靈活，體現(xiàn)了目前出租車業(yè)發(fā)展的需求，使運(yùn)價、油價聯(lián)動成為可能。利用 FPGA 來實現(xiàn)出租車計費(fèi)器的設(shè)計，可行性高，而且電路比較簡單，大大減少了外圍元器件，可以利用相關(guān)的軟件完成仿真，靈活度很高，可以設(shè)計一些比較復(fù)雜 的系統(tǒng)，而且編好的系統(tǒng)可以在不同的 FPGA 或 CPLD 芯片上通用。 基于 FPGA 的出租車多功能計費(fèi)系統(tǒng)設(shè)計 第 3 頁 共 52 頁 論文研究內(nèi)容 由于基于單片機(jī)的出租車計費(fèi)系統(tǒng)存在 產(chǎn)品更新周期長 、計費(fèi)方式的不靈活性以及功能太單一等缺點，因此本設(shè)計針對這些不足采取了一些有效的措施來改進(jìn)，使其更具實用性。而 FPGA 等數(shù)字可編程器件的 誕生 徹底 地 解決了這個問題，而且設(shè)計更靈活、性能更穩(wěn)定、能 夠 實現(xiàn)較復(fù)雜的功能， 且 運(yùn)用 QuartusⅡ 軟件可方便的在電腦上實現(xiàn)設(shè)計與仿真。這些都暴露了傳統(tǒng)計 費(fèi) 器在靈活性和 系統(tǒng) 升級能力上的不足。這 些難點 對傳統(tǒng)的出租車計 費(fèi) 器提出 了更高的要求。另一方面，由于油價的不斷 提升 ， 造成 出租車還面臨調(diào)價或調(diào)整計 費(fèi) 方式等問題。傳統(tǒng)的出租車計 費(fèi) 器由于發(fā)展使用 很長一段時間 ，在成本、穩(wěn)定性以及使用習(xí)慣上都具有一 定的 優(yōu)勢，但 是 在營運(yùn)過程中其 系統(tǒng)不是很穩(wěn)定 ，有時 甚至 造成死機(jī)的現(xiàn)象。 出租車 費(fèi) 價器是一種按照 設(shè) 定的要求進(jìn)行自動計 費(fèi) 的裝置， 其 應(yīng)用在出租車上使出租車行業(yè)的收費(fèi)更加方便 、 規(guī)范 等 。 基于我國各方面 的 國情及未來的發(fā)展趨勢 ，計 費(fèi) 器的市場 具有很大的 潛力， 基于 FPGA 的出租車多功能計費(fèi)系統(tǒng)設(shè)計 第 2 頁 共 52 頁 通過 FPGA 設(shè)計出各種出租車的計 費(fèi) 需求的系統(tǒng)是十分有必要的，而且這個課題還能 很好的 解決傳統(tǒng)計 費(fèi) 器系統(tǒng)上的一些 缺點 ，以實現(xiàn)更好的計 費(fèi) 功能。 傳統(tǒng)的出租車計 費(fèi) 器由于發(fā)展使用了 很長一段時間 ， 其 在成本 、 穩(wěn)定性以及使用習(xí)慣上都具有一 定的 優(yōu)勢 ， 但更多的是存在著很多的不足，例如產(chǎn)品功能升級很麻煩， 需要軟件更新和硬件重組同步進(jìn)行，成本很高，并且每次升級后都可能出現(xiàn)新的一些不穩(wěn)定因素。 因而一種功能齊全、簡單易用、計量精確的出租車計費(fèi)器是加強(qiáng)出租車行業(yè)管理體系、提高服務(wù)質(zhì)量的必需品。 出租車 費(fèi) 價器是一種 可以 根據(jù)乘客乘坐 出租車 車行駛距離和等候時間的多少進(jìn)行計 費(fèi) ，并直接顯示車費(fèi)值的計量 工 具。 因而出租車計價器的發(fā)展 與更新日新月異 ， 應(yīng)用也越來越 普及 。 基于 FPGA 的出租車多功能計費(fèi)系統(tǒng)設(shè)計 第 1 頁 共 52 頁 1 緒論 課題背景及目的 近些年來， 隨著我國經(jīng)濟(jì)的迅速發(fā)展，人們生活水平的顯著提高，城市交通的日趨完善， 出租車逐漸成為人們?nèi)粘Ｉ畈豢扇鄙俚慕煌üぞ摺６?出租車 計費(fèi) 器作為出租車的一個重要組成部分， 計費(fèi)器是出租車營運(yùn)收費(fèi)的專用的智能化的儀表，是出租車市場標(biāo)準(zhǔn)化、規(guī)范化以及減少司機(jī)與乘客之間發(fā)生糾紛的重要設(shè)備。 自我國加入 WTO 以 來，我國出租車行業(yè) 快速發(fā)展 ，出租車已經(jīng)成為我國城市公共交通的重要組成部分和必備的基礎(chǔ)設(shè)施，成為人們 日常 生活中不可 或 缺 的交通工具。計 費(fèi) 器是經(jīng)營者和消費(fèi)者之間用于公平 交 易結(jié)算的 器 具，因而計 費(fèi) 器計 費(fèi)是否 準(zhǔn)確，直接關(guān)系到經(jīng)營者和消費(fèi)者 雙方 的經(jīng)濟(jì)利益。當(dāng)計費(fèi)系 統(tǒng)在各大、中城市出租車中的使用越來越普及，用戶對計費(fèi)器各方面的要求也越來越高。而本課題研究的基于現(xiàn)場可編程邏輯陣列 (FPGA)的出租車計費(fèi)器，其利用邏輯綜合為基礎(chǔ)的自頂向下的電路設(shè)計思路和硬件描述語言 VHDL，開發(fā)，可靠性高，成本低，功能升級很方便，徹底的解決了這些問題，滿足了用戶的要求。 出租車計價器現(xiàn)狀及發(fā)展趨勢 出租車行業(yè)在我國是在八十年代初興起的，隨著我國經(jīng)濟(jì)的高速發(fā)展，出租車已成為我國公共交通的重要組成部分，為人民的日常出行提供了極大的便利。市場上目前使用的出租車計 費(fèi) 器主要采用的都是 基于 單片機(jī)實現(xiàn)的計 費(fèi) 器。而且不同國家和地區(qū)的計 費(fèi) 方式也 存在差異，有些地區(qū) 還 有夜間收費(fèi) 和 郊區(qū)收費(fèi)等，而有些地區(qū)則無 這類 收費(fèi)；即使 是在 同一地區(qū)，不同車型的出租車，其計 費(fèi) 方式也有 所 差別；由于個別地區(qū)對計 費(fèi) 器有特殊 的 要求，有時必須修改軟件 系統(tǒng) ；另外，計 費(fèi) 器還面臨 著 軟件升級 的 問題；因 此 ，所設(shè)計的計 費(fèi) 器應(yīng)能很方便地重新 進(jìn)行 編程。因此，所設(shè)計的計 費(fèi) 器不僅要能滿足不同地區(qū)的要求，而且計 費(fèi) 方式的調(diào)整也應(yīng)當(dāng)很方便 易操作等 。近幾年來，各大城市都在對出租車價格進(jìn)行調(diào)整， 但是 由于數(shù)量太多，調(diào)價需要很長 一段 時間才能完成，這就會 在 同一時間 內(nèi)出現(xiàn) 幾個價格，司機(jī)人工計 費(fèi) 的情 況 ?，F(xiàn)在計 費(fèi) 器大多數(shù) 基于 單片機(jī)為平臺的，但是單片機(jī) 的 程序不 是 通用的，不同的芯片有 著 不同的指令集，因 而 設(shè)計研發(fā)比較 艱巨 。 FPGA 是電子設(shè)計領(lǐng)域中 最具活力和發(fā)展前途的一項技術(shù)，未來必定會取代 那些 落伍的數(shù)字 元 器件。 利用 FPGA 取代 MCU 隨著 FPGA 等數(shù)字可編程元器件的出現(xiàn)解決了傳統(tǒng)的電子設(shè)計不能完成的任務(wù)。使用 FPGA 來進(jìn)行數(shù)字電路的設(shè)計，可以大大節(jié)省設(shè)計時間，減少 PCB 的面積，還可以提高系統(tǒng)的可靠性。 本文的主要內(nèi)容是采用基于 FPGA 的芯片進(jìn)行出租車多功能計費(fèi)器系統(tǒng)的設(shè)計，采用 Altera 公司的 FLEX 系列芯片 EPF10K10QC2083，用 VHDL 語言來編程， 在 Quartus II 軟件平臺上實現(xiàn)了該設(shè)計 。 第二章先介紹了現(xiàn)代數(shù)字電路的設(shè)計方法，然后再 簡略介紹并分析了基于單片機(jī)的的設(shè)計思路以及存在的不足，并綜述了基于 FPGA的設(shè)計方案，通過兩種方案的對比，最終確定了用 FPGA來實現(xiàn)出租車多功能計費(fèi)器系統(tǒng)的設(shè)計。 該系統(tǒng)采用的是 Altera公司的 FLEX系列 EPF10K10QC2083芯片。本文采用 VHDL硬件描述語言進(jìn)行編程，在設(shè)計程序時采用自頂向下的方法實現(xiàn)模塊化設(shè)計，降低了設(shè)計的復(fù)雜度，更有利于及時的發(fā)現(xiàn)錯誤。 基于 FPGA 的出租車多功能計費(fèi)系統(tǒng)設(shè)計 第 4 頁 共 52 頁 2 方案的比較及確定 現(xiàn)代數(shù)字系統(tǒng)的設(shè)計方法 一般說來，數(shù)字系統(tǒng)的設(shè)計有兩種思路：自底向上及自頂向下。這種方法缺乏對整個 系統(tǒng)的規(guī)劃，目前在復(fù)雜數(shù)字系統(tǒng)設(shè)計中，僅應(yīng)用在建庫、 IP模塊調(diào)整等設(shè)計中，作為自頂向下方案的一種補(bǔ)充。 采用自頂向下 “Top→down” 的設(shè)計思路，是從系統(tǒng)的總體需求出發(fā)，在最頂層進(jìn)行結(jié)構(gòu)設(shè)計和功能方框圖的劃分，對高層次的系統(tǒng)行為進(jìn)行描述，對系統(tǒng)進(jìn)行仿真及驗證，然后采用邏輯綜合的優(yōu)化工具生成相應(yīng)的門級邏輯電路的網(wǎng)表，最后再 完成系統(tǒng)硬件的整體設(shè)計。 (2)寄存器傳輸級 (RTL)，又稱結(jié)構(gòu)級。 RTL網(wǎng)表主要是由各模塊或、如乘法器等級聯(lián)而成的結(jié)構(gòu)網(wǎng)表組成的。 (3)邏輯門級。 (4)行為級，又稱算法級。 本 設(shè)計采用 “ Top→down” （自頂向下） 的 設(shè)計方法，設(shè)計步驟如圖 21 所示。 在自頂向下的設(shè)計 思路 中，行為設(shè)計確定 了 該系統(tǒng)或 VLSI芯片的性能 、 功能 以 及允許的芯片面積和成本等。這個結(jié)構(gòu)可能包括算術(shù)運(yùn)算單元、控制單元、數(shù)據(jù)通道、各種算法狀態(tài)機(jī)等。電路設(shè)計將邏輯圖轉(zhuǎn)換成電路圖，一般都需進(jìn)行硬件仿真，以最終確定邏輯設(shè)計的正確性。 基于 FPGA 的出租車多功能計費(fèi)系統(tǒng)設(shè)計 第 6 頁 共 52 頁 出租車計費(fèi)系