【正文】 選 題 基于 FPGA 的 出租車(chē)計(jì)費(fèi)器系統(tǒng) 的設(shè)計(jì) 院 系 電子信息系 專 業(yè) 電子信息科學(xué) 與技術(shù) 學(xué)生姓名 指導(dǎo)教師 本選題的意義及國(guó)內(nèi)外發(fā)展?fàn)顩r： 由于現(xiàn)場(chǎng)可編程邏輯陣列 FPGA 具有開(kāi)發(fā)簡(jiǎn)單、靜態(tài)可重復(fù)編程和動(dòng)態(tài) 再 系統(tǒng)編程等特點(diǎn)，已經(jīng)成為當(dāng)今應(yīng)用最廣泛的可編程專用集成電路之一。隨著微電子技術(shù)的迅猛發(fā)展，速度更快、集成度更高的 FPGA 不斷出現(xiàn)，芯片上包含的資源也越來(lái)越豐富，可實(shí)現(xiàn)的功能越來(lái)越強(qiáng)，這使得 FPGA 在電子電路設(shè)計(jì)中扮演的角色越來(lái)越重要 。隨著改革開(kāi)放日益深入，出租車(chē)行業(yè)的發(fā)展勢(shì) 頭已十分突出，國(guó)內(nèi)各機(jī)械廠家紛紛推出國(guó)產(chǎn)計(jì)價(jià)器。隨著城市旅游業(yè)的發(fā)展，出租車(chē)行業(yè)已成為城市的窗口，象征著一個(gè)城市的文明程度。而部分小城市尚未普及，但隨著城市建設(shè)日益加快，象征著城市面貌的出租車(chē)行業(yè)也將加速發(fā)展，計(jì)價(jià)器的普及也是毫無(wú)疑問(wèn)的，所以未來(lái)汽車(chē)計(jì)價(jià)器的市場(chǎng)還是十分有潛力的 。 二：計(jì)費(fèi)器總體結(jié)構(gòu)與基本原理。 四：計(jì)費(fèi)器系統(tǒng)的軟件設(shè)計(jì)。 2 研究方法、手段及步驟： 1. 原理圖設(shè)計(jì)：針對(duì)本設(shè)計(jì)進(jìn)行相關(guān)硬件的原理設(shè)計(jì)，配合查閱網(wǎng)上資料 2. 用 Protel 軟件繪制原理圖 3. 用 VHDL 語(yǔ)言進(jìn)行軟件設(shè)計(jì) 4. 用 MAX+PLUSⅡ 對(duì)出租車(chē)計(jì)費(fèi)系統(tǒng)進(jìn)行仿真 參考文獻(xiàn)： [1] 金西 .VHDL 與復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì) [M].西安：西安電子科技大學(xué)出版社， 2021：107150. [2] 高有堂 .EDA 技 術(shù)及應(yīng)用實(shí)踐 [M].北京：清華大學(xué)出版社， 2021： 96152. [3] 趙曙光，郭萬(wàn)有，楊頌華等 .可編程邏輯器件原理、開(kāi)發(fā)與應(yīng)用 [M].西安：西安科技大學(xué)出版社， 2021： 56158. [4] 胡振華 .VHDL 與 FPGA 設(shè)計(jì) [M].北京：中國(guó)鐵道出版社， 2021： 127154 [5] 劉明業(yè)，蔣敬旗，刁嵐松譯 .硬件描述語(yǔ)言 VERILOG[M].北京：清華大學(xué)出版社，2021： 89106. [6] 王振紅 .綜合電子設(shè)計(jì)與實(shí)踐 [M].北京 :清華大學(xué)出版社出版 , 2021： 124145. [7] 王誠(chéng) ，吳繼華，范麗珍等 .ALEARA FPGA/CPLD 設(shè)計(jì)（高級(jí)篇） [M].北京：人民郵電出版社， 2021： 5469. [8] 顧斌，趙明忠，姜志鵬等 .數(shù)字電路 EDA 設(shè)計(jì) [M].電子科技大學(xué)出版社， 2021：263267. [9] 周立功 .ARM 嵌入式系統(tǒng)基礎(chǔ)教程 [M].北京：航空航天大學(xué)出版社， 2021： 522. [10] 周立功，夏宇聞．單片機(jī)與 CPLD 綜合應(yīng)用技術(shù) [M].北京 :航空航天大學(xué)出版社，2021： 7998. [11] 求是科技 .CPLD/FPGA 應(yīng)用開(kāi)發(fā)技術(shù)與工程實(shí)踐 [M].北京：人民 郵電出版社2021： 129156. [12] 曹昕燕，周鳳臣，捏春燕 .EDA 技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì) [M].北京：清華大學(xué)出版社，2021： 125145. [13] Xilinx. Using Block RAM in Spartan3 Generation FPGAs[M].. 3 基于 FPGA 的 出租車(chē)計(jì)費(fèi)器系統(tǒng)的 設(shè)計(jì) 摘 要 隨著可編程邏輯器件設(shè)計(jì)技術(shù)的發(fā)展 ,每個(gè)邏輯器件中門(mén)電路的數(shù)量越來(lái)越多 ,一個(gè)邏輯器件就可以完成本來(lái)要由 很多分立邏輯器件和存儲(chǔ)芯片完成的功能。 FPGA 就是目前最受歡迎的可編程邏輯器件之一。 使其實(shí)現(xiàn)計(jì)費(fèi)以及預(yù)置和模擬汽車(chē)啟動(dòng)、停止、暫停等功能，并動(dòng)態(tài)掃描顯示車(chē)費(fèi)數(shù)目 關(guān)鍵詞 : FPGA, 出租車(chē)計(jì)費(fèi)器， MAX+PLUSⅡ， VHDL 語(yǔ) 言 4 The designs of the rental car costs system on FPGA Abstract With the development of programmable logic device (PLD) design technology, the number of logic gate in every logic device increases dramatically. The logic device can realize the functions which can also be fulfilled by many discrete devices and memory chips. The usage of PLD can reduce the power dissipation and cost of the system. It can also improve the performance and reliability. Field Programmable Gate Array (FPGA) is one of the most popular programmable logic devices. This system using the VHDL language, PLD design rental car costs the system, develops the platform by the MAX+PLUSⅡ software achievement, has designed the rental car fare register system program and has carried on the procedure simulation. Causes its realization to cost as well as the initialization and the simulation automobile starts, stops, function and so on suspension, and dynamic scanning demonstration fare number. Keywords： FPGA； The rental car costs the system； MAX+PLUSⅡ ； VHDL language 5 目 錄 前 言 ....................................................................... 1 第一章 緒 論 ............................................................... 3 FPGA 的概述 .......................................................... 3 FPGA 的優(yōu)越性 ....................................................... 3 EDA 發(fā)展概況 ......................................................... 4 課題設(shè)計(jì)意義 ........................................................ 7 第二章 總體結(jié)構(gòu)與工作原理 .................................................. 9 FPGA 結(jié)構(gòu) ............................................................ 9 FPGA 設(shè)計(jì)流程 ........................................................ 9 FPGA 的硬件結(jié)構(gòu)圖 ................................................... 10 出租車(chē)計(jì)費(fèi)工作原理 ................................................. 11 出租車(chē)計(jì)費(fèi)器系統(tǒng)軟件結(jié)構(gòu)圖 ......................................... 11 第三章 基于 FPGA 的硬件設(shè)計(jì) ................................................ 12 電源電路設(shè)計(jì) ....................................................... 12 下載配置的電路設(shè)計(jì) ................................................. 12 FPGA 芯片及其外圍電路設(shè)計(jì) .......................................... 13 FPGA 芯片 ..................................................... 13 按鍵和 LED .................................................... 14 復(fù)位 .......................................................... 14 外部時(shí)鐘 ...................................................... 15 濾波電容 ...................................................... 15 用戶擴(kuò)展接口 .................................................. 15 第四章 出租車(chē)計(jì)費(fèi)器系統(tǒng)的軟件設(shè)計(jì) ......................................... 17 系統(tǒng)的總體框圖 ..................................................... 17 程序流程圖 ......................................................... 18 系統(tǒng)各功能模塊的實(shí)現(xiàn) ............................................... 18 信號(hào)輸入模塊 JIFEI 的實(shí)現(xiàn) ...................................... 18 數(shù)據(jù)轉(zhuǎn)換模塊 X 的實(shí)現(xiàn) .......................................... 19 顯示模塊 XXX1 的實(shí)現(xiàn) ........................................... 19 數(shù)據(jù)選擇模塊 SE 的實(shí)現(xiàn) ......................................... 20 數(shù)碼管譯碼模塊 DI的實(shí)現(xiàn) ....................................... 20 第五章 系統(tǒng)仿真 ........................................................... 21 信號(hào)輸入模塊 X的仿真結(jié)果 ........................................... 21 數(shù)據(jù)轉(zhuǎn)換模塊 JIFEI 的仿真結(jié)果 ....................................... 21 顯示模塊 XXX1 的仿真結(jié)果 ............................................ 22 數(shù)據(jù)選擇模塊 SE 的結(jié)果驗(yàn)證 .......................................... 22 數(shù)碼管譯碼模塊 DI 的結(jié)果驗(yàn)證 ........................................ 22 結(jié) 論 ...................................................................... 24 附錄 ..............