【正文】 的領(lǐng)域，國(guó)外有許多院校和科研機(jī)構(gòu)在研究基于FPGA的DSP應(yīng)用，我國(guó)在DSP技術(shù)起步較早，產(chǎn)品的研究開(kāi)發(fā)成績(jī)斐然，本上與國(guó)發(fā)展，而在FPGA方面起步較晚。但是，采用DSP處理器的解決方案日益面臨著不斷增加挑戰(zhàn)，而自身的技術(shù)瓶頸(比如運(yùn)行速度、吞吐量、總線結(jié)構(gòu)的可變性、可重構(gòu)配置性、硬件可升級(jí)性等等)致使這種解決方案在DPS的許多新領(lǐng)域中的道路越走越窄。DSP處理器實(shí)質(zhì)上是一種適用于數(shù)字信號(hào)處理的單片微處理主要特點(diǎn)是靈活性大，適應(yīng)性強(qiáng)，具有可編程功能，且處理速度較高。硬件主要采用MCU(單片機(jī))、DPS(數(shù)字信號(hào)處理器)和集成電路來(lái)實(shí)現(xiàn)。這種方法靈活，但實(shí)現(xiàn)方法較慢，一般不能實(shí)時(shí)處理，主要用于教學(xué)和科研。數(shù)字信號(hào)處理可以采用兩種方法實(shí)現(xiàn):軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)。 國(guó)內(nèi)外研究的現(xiàn)狀數(shù)字信號(hào)處理器具有靈活性、高穩(wěn)定性、可靠性、集成度高等優(yōu)點(diǎn)，促使研究人員不斷對(duì)它進(jìn)行研究和開(kāi)發(fā)。在數(shù)字信號(hào)處理領(lǐng)域，具有領(lǐng)先和實(shí)際意義，本課題將通過(guò)實(shí)驗(yàn)用分布式算法來(lái)設(shè)計(jì)FIR濾波器的設(shè)計(jì)并對(duì)所設(shè)計(jì)的系統(tǒng)進(jìn)行仿真實(shí)現(xiàn)，驗(yàn)證結(jié)果。目前，應(yīng)用FPGA來(lái)實(shí)現(xiàn)FIR濾波器這一新的FIR解決方案目前正處于研究探索階段，隨著大規(guī)模集成電路技術(shù)和 EDA 技術(shù)的發(fā)展 FPGA/CPLD 已被廣泛應(yīng)用于實(shí)現(xiàn)全硬件的數(shù)字信號(hào)處理器或相應(yīng)的電路模塊， 相對(duì)于傳統(tǒng)的專用 DSP 器件， 無(wú)論在技術(shù)性能設(shè)計(jì)成本、上市速度還是應(yīng)用領(lǐng)域方面。按頻率響應(yīng)來(lái)分可分為：低通、 高通 、帶通 、帶阻濾波器。 數(shù)值運(yùn)算可以通過(guò)計(jì)算機(jī)編寫(xiě)軟件來(lái)實(shí)現(xiàn)， 可以通過(guò)普通的硬件組合來(lái)實(shí)現(xiàn)， 也可以用專用的DSP芯片來(lái)實(shí)現(xiàn) 還可以通過(guò)VHDL 等硬件描述語(yǔ)言的設(shè)計(jì)。數(shù)字信號(hào)處理中一個(gè)非常重要且應(yīng)用普遍的技術(shù)就是數(shù)字濾波。數(shù)字信號(hào)處理與模擬信號(hào)處理相比有許多優(yōu)點(diǎn)，如相對(duì)于溫度和工藝的變化數(shù)字信號(hào)要比模擬信號(hào)更穩(wěn)健，在數(shù)字表示中，精度可以通過(guò)改變信號(hào)的字長(zhǎng)來(lái)更好地控制，所以數(shù)字信號(hào)處理技術(shù)可以在放大信號(hào)的同時(shí)去除噪聲和干擾，而在模擬信號(hào)處理技術(shù)中信號(hào)和噪聲同時(shí)被放大，不利于噪聲和干擾的去除，數(shù)字信號(hào)還可以不帶誤差地被存儲(chǔ)和恢復(fù)、發(fā)送和接收、處理和操縱。如何在較強(qiáng)的噪聲背景下提取出真正的信號(hào)或信號(hào)的特征，并將其應(yīng)用于工程實(shí)際是信號(hào)處理的首要任務(wù)。1 緒論 課題背景及目的在工程技術(shù)領(lǐng)域中幾乎都會(huì)涉及到信號(hào)的處理問(wèn)題，數(shù)字濾波器在通訊、 雷達(dá)、 聲納、 遙感、 圖象處理和識(shí)別、 語(yǔ)言處理和識(shí)別 、地球物理資源考察、 人工智能 、核技術(shù)、 生物醫(yī)學(xué)工程等許多領(lǐng)域得到越來(lái)越廣泛的應(yīng)用。信號(hào)處理的目的一般是對(duì)信號(hào)進(jìn)行分析、變換、與識(shí)別等。根據(jù)處理對(duì)象的不同，信號(hào)處理技術(shù)分為模擬信號(hào)處理系統(tǒng)和數(shù)字信號(hào)處理系統(tǒng)。目前，數(shù)字信號(hào)處理已經(jīng)發(fā)展成為一項(xiàng)成熟的技術(shù)，并且在許多應(yīng)用領(lǐng)域逐步代替了傳統(tǒng)的模擬信號(hào)處理系統(tǒng)。數(shù)字濾波是通過(guò)采用數(shù)值運(yùn)算的方法來(lái)達(dá)到濾波目的的，通過(guò)一定的運(yùn)算關(guān)系改變輸入信號(hào)所含的頻率成分的相對(duì)比例或?yàn)V除某些頻率成分，達(dá)到提取和加強(qiáng)信號(hào)中的有用成份、消弱無(wú)用的干擾成份的目的。 用FPEG來(lái)實(shí)現(xiàn)數(shù)字濾波器按單位脈沖響應(yīng)長(zhǎng)度來(lái)分， 可分為無(wú)限長(zhǎng)單位脈沖響應(yīng) IIR濾波器和有限長(zhǎng)單位脈沖響應(yīng)FIR 濾波器。 數(shù)字濾波器憑其特有的嚴(yán)格的線性相位和高穩(wěn)定和高精度， 可用快速傅立葉變換FFT 和其它快速算法來(lái)實(shí)現(xiàn)及設(shè)計(jì)靈活和適應(yīng)性強(qiáng)等優(yōu)點(diǎn)，他與模擬濾波相比，有精度高、可靠性高、靈活性好等突出優(yōu)點(diǎn)，可以滿足對(duì)幅度和相位的嚴(yán)格要求，還能降低開(kāi)發(fā)費(fèi)用，縮短研制到應(yīng)用的時(shí)間，在很多領(lǐng)域逐步代替了傳統(tǒng)的模擬信號(hào)系統(tǒng)。 基于 FPGA 的數(shù)字信號(hào)處理器表現(xiàn)出了難以逾越的良好性能和更加廣闊的市場(chǎng)前景,它能有效克服傳統(tǒng)DSP技術(shù)的諸多技術(shù)瓶頸，在許多方面顯現(xiàn)出突出的優(yōu)勢(shì)，如高速與實(shí)時(shí)性，高可靠性，自主知識(shí)產(chǎn)權(quán)化，系統(tǒng)的重配置與硬件可重構(gòu)性，單片DPS系統(tǒng)的可實(shí)現(xiàn)性以及開(kāi)發(fā)技術(shù)的標(biāo)準(zhǔn)化和高效率等。FIR濾波器在數(shù)字信號(hào)處理中有著廣泛的應(yīng)用，因此，研究FRI的FPGA解決方案體現(xiàn)電子系統(tǒng)的微型化和單片化，將數(shù)字信號(hào)處理和FPGA的結(jié)合，無(wú)論是在理論研究上還是在如通訊、高清晰度電視、雷達(dá)、圖象處理、數(shù)字音頻等實(shí)際應(yīng)用上都有著美好的技術(shù)前景和巨大的實(shí)用價(jià)值的。但數(shù)字信號(hào)處理目前仍存在的缺點(diǎn)是:在一些重要研究領(lǐng)域，數(shù)字信號(hào)處理的速度還達(dá)不到實(shí)時(shí)處理的要求，例如超高頻A/D轉(zhuǎn)換器。軟件實(shí)現(xiàn)是在通用計(jì)算機(jī)上執(zhí)行數(shù)字信號(hào)處理程序。國(guó)內(nèi)外的研究機(jī)構(gòu)、公已經(jīng)推出了不同語(yǔ)言的信號(hào)處理軟件包。其中，單片機(jī)速度較慢，集成電路雖然性能良好，但通常門(mén)限定的某一或某幾個(gè)特定功能而設(shè)計(jì)，靈活性差，軟件編程的通用數(shù)據(jù)處理芯片(如TMS320CXX)是目前應(yīng)用一種方法。近年來(lái)由于多媒體技術(shù)和無(wú)線通信的發(fā)展對(duì)DSP應(yīng)用的要求不斷地這些應(yīng)用對(duì)信號(hào)處理要求高，需要采用處理速度高的硬件來(lái)實(shí)現(xiàn)DPS，隨著CMOS工藝的線寬不斷縮小，從研制高性能的DSP專用芯片處理器，直到近年來(lái)可以在單片上集成DSP的應(yīng)用?，F(xiàn)場(chǎng)可編程門(mén)陣列在器件處理速度等達(dá)到片上系統(tǒng)的要求后，它所具有的系統(tǒng)內(nèi)可重構(gòu)的特性成DSP應(yīng)用的優(yōu)選方案之一。全國(guó)有100來(lái)所高等院校從事這方面的教學(xué)和科研，除了一部分DSP芯片需要從國(guó)外進(jìn)口外，在信號(hào)處理理法方面，與國(guó)外處于同等水平?，F(xiàn)在，可編程邏輯器件在密度、性能和功耗上都有顯著的進(jìn)步，為數(shù)字信號(hào)處理開(kāi)創(chuàng)了新的領(lǐng)域，使得構(gòu)造的數(shù)字信號(hào)處理系統(tǒng)能夠保持基于軟件的解決方案的靈活性，又能夠接近集成電路的性能。相對(duì)于串行運(yùn)算為主導(dǎo)的通用DSP芯片來(lái)說(shuō)，其并行度和可擴(kuò)展性都很好，它逐漸成為構(gòu)造可編程的高性能算法結(jié)構(gòu)的新的選擇。FIR數(shù)字濾波器的實(shí)現(xiàn)，大體上可以分為軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)兩種。利用計(jì)算機(jī)的存儲(chǔ)器、運(yùn)算器和控制器把濾波所要完成的運(yùn)算編成程序通過(guò)計(jì)算機(jī)來(lái)執(zhí)行。硬件實(shí)現(xiàn)是設(shè)計(jì)專門(mén)的數(shù)字濾波電路，如今FIR濾波器的硬件設(shè)計(jì)有多種實(shí)現(xiàn)方法。第二種是采用專用的DSP芯片，但是DSP的串行指令執(zhí)行方式使其速度和效率大打折扣，因此當(dāng)濾波器的系數(shù)增加或字長(zhǎng)增長(zhǎng)時(shí)，計(jì)算時(shí)間會(huì)大大增加，而且在一些高速的應(yīng)用中，DSP的性能的提高卻落后于需求的增加。第四種是采用可編程邏輯器件的方法實(shí)現(xiàn)可編程邏輯器件在電子技術(shù)領(lǐng)域中的應(yīng)用，為數(shù)字硬件電路系統(tǒng)的設(shè)計(jì)帶來(lái)了極大的靈活性。在FIR數(shù)字濾波器的設(shè)計(jì)過(guò)程中涉及的乘法運(yùn)算方式有位串行乘法、并行乘法和用分布式算法的乘法。由于一個(gè)8X8位的乘法器輸出為16位，為得到正確的16位結(jié)果，串行輸入的二進(jìn)制補(bǔ)碼數(shù)要進(jìn)行符號(hào)位擴(kuò)展，即將串行輸入的8位二進(jìn)制補(bǔ)碼前補(bǔ)8個(gè)0(對(duì)正數(shù)或8個(gè)1(對(duì)負(fù)數(shù))后才輸入乘法器。雖然位串行乘法器使乘法器的硬件規(guī)模到了最小，但由于運(yùn)算周期過(guò)長(zhǎng)，在對(duì)一些實(shí)時(shí)性要求較高的場(chǎng)合是不適用的。隨著濾波器階數(shù)的增加，乘法器的位也變大，硬件規(guī)模將變得十分龐大。同時(shí)，查找表后的數(shù)據(jù)執(zhí)行的都是簡(jiǎn)單加法運(yùn)算，可以較大幅度地提高算速度。分布式算法分為串行分布式算法、串并結(jié)合的分布式算法和并行分布式算法。并行分布式算法結(jié)構(gòu)齊整，利用流水實(shí)現(xiàn)，多用于對(duì)速度要求高的場(chǎng)合，但占用資源大。相對(duì)于前兩種方法，分布式算法既可以全串行實(shí)現(xiàn)，又可以全并行實(shí)現(xiàn)，還可以并行結(jié)合實(shí)現(xiàn)，可以在硬件規(guī)模和處理速度之間作出適當(dāng)?shù)恼壑裕乾F(xiàn)在被研究的主要方法。由于在數(shù)據(jù)通訊、語(yǔ)音信號(hào)處理、圖像處理等傳輸過(guò)程中不能有明顯的相位失真，而FIR濾波器在滿足一定對(duì)稱條件下可以實(shí)現(xiàn)IIR濾波器難以實(shí)現(xiàn)的線性相位，因而得到廣泛應(yīng)用。在數(shù)字濾波器設(shè)計(jì)中，以往都是通過(guò)硬件電路來(lái)實(shí)現(xiàn)其功能，當(dāng)今計(jì)算機(jī)軟件技術(shù)不斷發(fā)展，應(yīng)用軟件能夠?qū)崿F(xiàn)數(shù)字濾波器的功能和時(shí)序仿真，因而直觀再現(xiàn)濾波器性能。本課題研究的主要內(nèi)容是利用FPGA進(jìn)行有限沖擊響應(yīng)(FIR)數(shù)字濾波器的研究，課題的主要內(nèi)容如下:(1)以FIR濾波器的基本原理為依據(jù)，研究適應(yīng)工程實(shí)際的數(shù)字濾波器的設(shè)計(jì)方法。(3)采用硬件描述語(yǔ)言(VHDL)，對(duì)FIR濾波器進(jìn)行層次化、模塊化、參數(shù)化的邏輯設(shè)計(jì)，編制濾波器的各個(gè)功能模塊，對(duì)設(shè)計(jì)模塊在MAX+plusⅡ軟件里進(jìn)行仿真實(shí)現(xiàn)，驗(yàn)證結(jié)果。提出FIR濾波器的解決方案，采用VHDL語(yǔ)言的開(kāi)發(fā)方法。第四章進(jìn)行FIR濾波器的測(cè)試與驗(yàn)證。第五章是結(jié)論與展望，對(duì)論文進(jìn)行了總結(jié)并對(duì)數(shù)字信號(hào)處理的發(fā)展進(jìn)行了展望。最為普通的數(shù)字濾波器就是線性時(shí)不變(LTI)濾波器。FIR濾波器由有限個(gè)采樣值組成，式中卷積的數(shù)量為有限個(gè)。 FIR濾波器的特點(diǎn)FIR濾波器相對(duì)于IIR濾波器的優(yōu)點(diǎn)與不足如下:優(yōu)點(diǎn):。，因而可用快速傅里葉變換(FFT)算法來(lái)實(shí)現(xiàn)過(guò)濾信號(hào)，可大大提高運(yùn)算效率。隨著FPGA的快速發(fā)展，F(xiàn)IR的缺點(diǎn)將逐漸被克服。 以下簡(jiǎn)要介紹其結(jié)構(gòu)原理和設(shè)計(jì)方案。 直接型結(jié)構(gòu)N 階的FIR 濾波器系統(tǒng)的傳遞函數(shù)為 (22) 它有 N1階極點(diǎn)在Z=0 處 有 N1 個(gè)零點(diǎn)位于有限Z平面的任何位置，系統(tǒng)差分方程表達(dá)式為 (23)上式就是輸入序列x(n) 與單位沖擊響應(yīng) h(n ) 的線性卷積 由上式可知 n 時(shí)刻的輸入y (n ) 僅于 n 時(shí)刻的輸入以及過(guò)去N1 個(gè)輸入值有關(guān) 。賦給每個(gè)乘法器的操作數(shù)就是一個(gè)FIR系數(shù)。并將輸入x(n)和輸出y(n)互換，則其系統(tǒng)傳遞函數(shù)H(z)不變。 （24）其中K是等于,Bk,1和Bk,2是代表實(shí)數(shù)的各二階節(jié)系數(shù)。 線性相位型 相位響應(yīng)是頻率的線性函數(shù) （25）其中β=0或п/2。若FIR因果濾波器的脈沖響應(yīng)h(n)在[0,M1]區(qū)間，線性相位會(huì)在h(n)上產(chǎn)生下列影響： （26） 這就是對(duì)稱脈沖響應(yīng) 。 給一個(gè)對(duì)稱脈