基于vhdl的iir數(shù)字濾波器的設(shè)計(jì)-展示頁(yè)
2025-07-05 12:32本頁(yè)面
【正文】 HDL 的 IIR 數(shù)字濾波器的設(shè)計(jì)方案,首先分析了 IIR 數(shù)字濾波器的原理及設(shè)計(jì)方法，然后通過(guò) QUARTUSⅡ的設(shè)計(jì)平臺(tái)，采用自頂向下的模塊化設(shè)計(jì)思想將整個(gè) IIR 數(shù)字濾波器分為：時(shí)序控制、延時(shí)、補(bǔ)碼乘加和累加四個(gè)功能模塊。分別對(duì)各模塊采用 VHDL 進(jìn)行描述后，進(jìn)行了仿真和綜合。關(guān)鍵詞：電子設(shè)計(jì)自動(dòng)化，IIR 數(shù)字濾波器（無(wú)限長(zhǎng)沖激響應(yīng)） ，現(xiàn)場(chǎng)可編程門陣列，硬件描述Abstract: A kind of IIR digital filter design method was introduced in the paper, which is based on FPGA. By used the design plant of QUARTUSⅡ, we adopt blocking method named “Topdown ” and divide the entire IIR digital filter into four blocks, which are Clock control, Time delay, Multiplyaddition and Progression. After described with VHDL, we do emulate and synthesis to each block. The result shows that, the introduced IIR digital filter runs fast, and the coefficient changes agility. It has high worth for consulting.Keywords: electronic design automation, iir digital filter, field programmable gate array, very high speed integrated circuit hardware description language (VHDL)淮陰師范學(xué)院畢業(yè)論文（設(shè)計(jì)）2淮陰師范學(xué)院畢業(yè)論文（設(shè)計(jì)）3目 錄1. 序 言 ...................................................................................................................3 數(shù)字 濾波器及其硬件實(shí)現(xiàn)方 法 ......................................................................3 IIR 數(shù)字濾波器概念 ........................................................................................3 IIR 數(shù)字濾波器的硬件實(shí)現(xiàn)方案 ..................................................................53. EDA 技術(shù)和可編程邏輯器件 ...........................................................................8 電子設(shè)計(jì)自動(dòng)化 EDA 技術(shù) ............................................................................8 可編程邏輯器件 ..............................................................................................9 硬件描述語(yǔ)言 VHDL 及數(shù)字系統(tǒng)設(shè)計(jì)方法 ...............................................94. IIR 數(shù)字濾波器的設(shè)計(jì)與仿真結(jié)果分析 ........................................................10 各模塊的設(shè)計(jì)與仿真結(jié)果分析 ....................................................................10 IIR 數(shù)字濾波器的仿真與結(jié)果分析 ..............................................................14結(jié) 束 語(yǔ) .................................................................................................................18參考文獻(xiàn) .................................................................................................................19致 謝 .....................................................................................................................20附錄 1 各模 塊 VHDL 程序 ...................................................................................21淮陰師范學(xué)院畢業(yè)論文（設(shè)計(jì)）41. 序 言隨著 EDA 技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大和深入，EDA 技術(shù)在電子信息、通信、自動(dòng)控制及計(jì)算機(jī)應(yīng)用等領(lǐng)域的重要性日益突出。在使用 EDA 進(jìn)行電子設(shè)計(jì)時(shí)，設(shè)計(jì)人員可按照“自頂向下”的設(shè)計(jì)方法，對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分，采用硬件描述語(yǔ)言（DHL）完成系統(tǒng)行為級(jí)設(shè)計(jì)，最后通過(guò)綜合器和適配器生成最終的目標(biāo)器件。本次設(shè)計(jì)采用 EDA 技術(shù)中的模塊化設(shè)計(jì)思想，就 IIR 數(shù)字濾波器中的一些關(guān)鍵電路進(jìn)行設(shè)計(jì),主要內(nèi)容包括：時(shí)序控制模塊、延時(shí)模塊、補(bǔ)碼乘加模塊、累加模塊和 IIR 數(shù)字濾波器的頂層設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明，本課題所設(shè)計(jì)的 IIR 數(shù)字濾波器具有運(yùn)算速度快,系數(shù)改變靈活方便等特點(diǎn)。輸入一組數(shù)字量，通過(guò)運(yùn)算輸出的是另一組數(shù)字量。隨著數(shù)字技術(shù)的發(fā)展，用數(shù)字技術(shù)設(shè)計(jì)濾波器的功能越來(lái)越受到人們的注意和廣泛的應(yīng)用。與 FIR 數(shù)字濾波器相比，IIR 數(shù)字濾波器可以用較低的階數(shù)獲得高的選擇性，所用的存儲(chǔ)單元少，成本低、信號(hào)延遲小，并且 IIR 數(shù)字濾波器可以借助于模擬濾波器的設(shè)計(jì)成果，設(shè)計(jì)工作量相對(duì)較小，為此，本文就 IIR 數(shù)字濾波器進(jìn)行相關(guān)討論。由 IIR 數(shù)字濾波器的 N 階差分方程()式可知，設(shè) M=N=2，則網(wǎng)絡(luò)結(jié)構(gòu)如圖 11 所示。1. IIR 數(shù)字濾波器的模擬轉(zhuǎn)換設(shè)計(jì)法利用模擬濾波器成熟的理論和設(shè)計(jì)方法來(lái)設(shè)計(jì) IIR 數(shù)字濾波器是經(jīng)常使用的方法。將傳輸函數(shù) 從 s 平面)(sHa )(zH轉(zhuǎn)移到 z 平面的方法有多種，但工程上常用的是脈沖響應(yīng)不變法和雙線性變換法。例如巴特沃斯低通幅度特性是單調(diào)下降，而切比雪夫低通特性帶內(nèi)或帶外有上、下波動(dòng)等，對(duì)于要求任意幅度特性的濾波器，則不適合采用這種方法。x(n) a0 y(n)z1b0 a1z1b1 a2淮陰師范學(xué)院畢業(yè)論文（設(shè)計(jì)）6在 IIR 數(shù)字濾波器的直接設(shè)計(jì)法中零極點(diǎn)累試法較為常用，設(shè)單位脈沖響應(yīng)的零極點(diǎn)表達(dá)式為 AzH?)(??NkkMrrzdc11)(（）按照（）式，系統(tǒng)特性取決于系統(tǒng)零極點(diǎn)的分布，通過(guò)分析，我們知道系統(tǒng)極點(diǎn)位置主要影響系統(tǒng)幅度特性峰值位置及其尖銳程度，零點(diǎn)位置主要影響系統(tǒng)幅度特性的谷值位置及其凹下的程度；且通過(guò)零極點(diǎn)分析的幾何作圖法可以定性地畫出其幅度特性。這種設(shè)計(jì)方法是根據(jù)其幅度特性先確定零極點(diǎn)位置，再按照確定的零極點(diǎn)寫出其系統(tǒng)函數(shù)，畫出其幅度特性，并與希望的進(jìn)行比較，如不滿足要求。IIR 數(shù)字濾波器除模擬轉(zhuǎn)換設(shè)計(jì)法和零極點(diǎn)累試法外，還有一種直接在頻域或者時(shí)域中進(jìn)行設(shè)計(jì)，聯(lián)立方程后需要計(jì)算機(jī)作輔助運(yùn)算的方法，即所謂的優(yōu)化設(shè)計(jì)法。其中利用 DSPTMS320 系列芯片實(shí)現(xiàn)濾波時(shí)速度較慢，而利用 ISP 器件實(shí)現(xiàn)時(shí)，其運(yùn)算速度比 DSP 器件要快好多倍。核的實(shí)現(xiàn)方法雖然好用并且結(jié)構(gòu)縝密，但一般情況下使用的權(quán)限都會(huì)受到注冊(cè)購(gòu)買的限制，因此基于 FPGA 的自編程實(shí)現(xiàn)方法成了濾波器實(shí)現(xiàn)的首選。由式()可以看出，按照這種設(shè)計(jì)方法，要用到 5 個(gè)乘法器和 6 個(gè)加法器。：基于 ROM 查表法的 VHDL 結(jié)構(gòu)化設(shè)計(jì)采用 ROM 查表的方法，主要是為了避免使用硬件乘法器。假設(shè)輸入序列 為??)(X)(Yia1j ??)(n
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1