【文章內容簡介】 角(Bartlett)窗函數(shù)、漢寧(Hanning)窗函數(shù)、海明(Hamming)窗函數(shù)、布萊克曼(Blackman)窗函數(shù)和凱塞(Kaiser)窗函數(shù)，具體性能指標可參看表31。 表31 常用窗函數(shù)性能小結窗函數(shù)名過渡帶寬△ω最小阻帶衰減近似值準確值矩形21dB巴特利特25dB漢寧44dB哈明53dB布萊克曼74dB 等同波紋設計方法窗函數(shù)法存在某些缺陷。首先，在設計中不能精確地給定邊緣頻率，這意味著，在設計完成之后無論得到什么都必須接受。其次，不能夠同時標定波紋因子，在窗函數(shù)設計法中只能設定兩種邊緣因子相等。還有一個缺陷是近似誤差在頻帶區(qū)間上不是均勻分布的，在靠近頻帶邊緣誤差愈大，遠離頻帶邊緣誤差愈小。一種非常有效地解決這種問題的FIR濾波器就是等同波紋FIR濾波器。對于線性相位的FIR濾波器來說，有可能導得一組條件，對這組條件能夠證明，在最大近似誤差最小化的意義下，這個設計是最優(yōu)的。具有這種性質的濾波器就稱為等同波紋濾波器，因為近似誤差在通帶和阻帶上都是均勻分布的。等同波紋法是采用ParksMcClellan迭代方法來實現(xiàn)的。與直接頻率法相比，等同波紋設計方法的優(yōu)點在于通頻帶和抑制帶偏差可以分別指定，且實現(xiàn)相同指標的濾波器時所用的濾波器階數(shù)較小。 濾波器的性能要求數(shù)字濾波器的特性經(jīng)常在頻域定義，對于選擇性的濾波器，如低通濾波器和帶通濾波器，性能規(guī)范經(jīng)常以容差圖的形式出現(xiàn)，如圖。由該圖可知，濾波器的基本技術指標包括5個參數(shù):通帶截止頻率，阻帶截止頻率關，通帶容限。阻帶容限。以及濾波器階數(shù)o他們與通帶波紋和阻帶衰減之間的關系是: FIR濾波器指標要求 （219） （220）如何確定這些性能參數(shù)呢?濾波系統(tǒng)中的抗混疊濾波應該對奈奎斯特頻率以上的頻率分量提供足夠的衰減。在確定混疊濾波器時，應該考慮ADC分辨率的要求。因此，濾波器應該設計成奈奎斯特頻率以上的頻率分量衰減到ADC檢測不到的電平。于是，對于采用B位的線性ADC系統(tǒng)，其濾波器的阻帶最小衰減通常應該是 （221）其中B是ADC的位數(shù)，對于8位ADC可計算出a為50dB。3 基于VHDL的FIR濾波器設計 VHDL語言及開發(fā)環(huán)境 隨著半導體技術的迅速發(fā)展，在現(xiàn)代數(shù)字系統(tǒng)設計中，現(xiàn)場可編程器件(FPGA和CPLD)的使用越來越廣泛。與此同時，基于大規(guī)模可編程邏輯器件的EDA(電子設計自動化)硬件解決方案也被廣泛采用。對于復雜的系統(tǒng)設計，必須依靠一種高層的邏輯輸入方式來避免開發(fā)中的錯誤和縮短開發(fā)周期。這樣就產(chǎn)生了硬件描述語言HDL (Hardware Description Language)，其中符合IEEE1076標準的VHDL的應用成為新一代EDA解決方案中的首選。因此，VHDL的應用必將成為當前以及未來EDA解決方案的核心，更是整個電子邏輯系統(tǒng)設計的核心?，F(xiàn)在，VHDL作為IEEE的工業(yè)標準硬件描述語言，得到了眾多EDA公司的支持，在電子工程領域，己成為事實上的通用硬件描述語言。有專家認為，在新的世紀中，VHDL語言將承擔起大部分的數(shù)字系統(tǒng)設計任務。VHDL主要用于描述數(shù)字系統(tǒng)的結構、行為、功能和接口，除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風格與句法和一般的計算機高級語言十分相似。一個完整的VHDL語言程序通常包含實體(Entity)、結構體(Architecture)、配置(Configuration)、包集合(Package)和庫(Library)五個部分。 應用VHDL進行工程設計的優(yōu)點是多方面的: 與其他語言相比，VHDL具有強大的行為描述能力，在EDA工具和VHDL綜合器的支持下，可以避開具體的器件結構，從邏輯行為上描述和設計大規(guī)模電子系統(tǒng)。 VHDL中豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設計早期(設計尚未完成)，就能查驗設計系統(tǒng)的功能可行性，隨時可對設計進行仿真模擬。 VHDL語句的行為描述能力和程序結構決定了它具有支持大規(guī)模設計的分解和己有設計的再利用功能。 對于用VHDL完成的一個確定的設計，可以利用EDA工具進行邏輯綜合和優(yōu)化，并自動地把VHDL描述設計轉變?yōu)殚T級網(wǎng)表(根據(jù)不同的實現(xiàn)芯片)。這種方式突破了門級設計的瓶頸，極大地減少了電路設計的時間和可能發(fā)生的錯誤，降低了開發(fā)成本。應用EDA工具的邏輯優(yōu)化功能，可以自動地的把一個綜合后的設計變成一個更小、更高速的電路系統(tǒng)。反過來，設計者還可以容易地從綜合和優(yōu)化后的電路獲得設計信息，返回去更新VHDL的設計描述，使之更為完善。 VHDL對設計的描述具有相對獨立性，設計者可以不懂硬件的結構，也不必管最終設計實現(xiàn)的目標器件是什么，而進行獨立的設計。 由于VHDL具有類屬描述語句和子程序調用等功能，對于己完成的設計，在不改變源程序的條件下，只需改變類屬參量或函數(shù)，就能輕易的改變設計的規(guī)模和結構?？梢灶A計，隨著VHDL93標準的廣泛應用以及可編程邏輯器件的不斷推出，VHDL必將在未來的EDA解決方案中發(fā)揮不可替代的作用?？梢岳肊DA工具對適配生成的結果進行模擬測試，就是所謂的仿真。仿真就是讓計算機根據(jù)一定的算法和一定的仿真庫對EDA設計進行模擬，以驗證設計，排除錯誤。時序仿真和功能仿真工具通常由FPGA/CPLD公司的EDA開發(fā)工具直接提供，也可以選用第三方的專業(yè)仿真工具，它們可以完成兩種不同級別的仿真測試。功能仿真直接對VHDL、原理圖描述或其他描述形式的邏輯功能進行模擬測試，以了解其實現(xiàn)的功能是否滿足原設計的要求。功能仿真過程不涉及任何具體器件的硬件特性，不經(jīng)歷綜合與適配階段，在設計項目編輯編譯后即可進入門級仿真器進行模擬測試。直接進行功能仿真的好處是設計耗時短，對硬件庫、綜合器等沒有任何要求。對于規(guī)模比較大的設計項目，綜合與適配在計算機上的耗時是十分可觀的，如果每一次修改后的模擬都必須進行時序仿真，顯然會降低開發(fā)效率。因此，通常的做法是首先進行功能仿真，待確定設計文件所表達的功能滿足設計者原有意圖，即邏輯功能滿足要求后，再進行綜合、適配和時序仿真，以便把握設計項目在硬件條件下的運行情況。時序仿真是接近真實器件運行特性的仿真，仿真文件中己包含了器件硬件特性參數(shù)，仿真精度高。 FIR濾波器設計流程FIR濾波器的設計流程包括以下幾個方面： 設計規(guī)范包括濾波器的類型、階數(shù)、濾波器的設計方法，選定設計方法后對應的參數(shù)、采樣頻率、截止頻率等。利用MATLAB軟件。通過設置上面的參數(shù)后可以簡單地計算出濾波器的參數(shù)，之后再對計算出的參數(shù)進行量化就可以得到一系列的整數(shù)，這樣就可以在FPGA中使用了。通過常用的如原理圖或者硬件描述語言等方面描述出濾波器的原型，驗證則是把前面實現(xiàn)出來的原型輸入到Max+plusII里面，通過實際電路來觀察設計是否正確，如果不正確，要返回上面的步驟重新開始設計。 當?shù)?步實現(xiàn)和驗證正確后可以根據(jù)實際情況對設計進行優(yōu)化，優(yōu)化完后通過驗證，如果結果符合實際的要求，設計完成，如果不正確，則要返回上面的步驟重新開始，直至正確為止。FIR數(shù)字濾波器的設計流程如圖所示。設計規(guī)范系數(shù)計算設計優(yōu)化硬件實現(xiàn)及仿真滿足要求？滿足要求？YYNN FIR濾波器設計流程 FIR濾波器的設計要求數(shù)字濾波器的設計步驟為先根據(jù)需要確定其性能指標，設計一個系統(tǒng)傳遞函數(shù)H（z）逼近所需要的技術指標，最后采用有限精度算法實現(xiàn)。本設計是基于VHDL語言實現(xiàn)壓電直線微電機控制系統(tǒng)FIR低通數(shù)字濾波器的設計,首先將模擬信號轉化為數(shù)字信號,再將此數(shù)字信號通過一定技術指標的FIR低通濾波器濾波。設計一個滿足壓電直線微電機控制系統(tǒng)的FIR低通數(shù)字濾波器，其主要技術性能指標如下:（1）。（2）帶通020kHz。（3）信號的截止頻率fc=22kHz。（4）截止頻帶衰減約為60dB。 基于乘累加結構FIR濾波器設計的總體結構和設計思路。優(yōu)化模塊移位寄存器乘法器模塊加法器x(n)y(n)clkreset 濾波器的總體結構框圖各模塊的主要功能如下:(1)移位寄存器：移位寄存器的功能是將輸入序列x(n)通過移位寄存器改為并行輸入的功能。(2)優(yōu)化模塊：優(yōu)化模塊的功能是根據(jù)FIR濾波器h (n)的對稱特性將濾波器降階，完成輸入求和x(k)+ x(N1k)，對于本設計中的16抽頭的濾波器，即完成x(0)+ x(15), x(2)+ x(14) ...... (3)乘法器模塊： 對于使用乘法器結構的FIR濾波器，乘法器的實現(xiàn)對于系統(tǒng)的性能有很大的影響。(4)加法器：將前面乘法器模塊得到的結果相加，最后得到輸出結果y (n)。直接結構實現(xiàn)的FIR濾波器主要由三部分組成:數(shù)據(jù)移位寄存器、乘法器和多操作數(shù)加法。對于一個N階FIR濾波器而言，直接結構實現(xiàn)的FIR濾波器共需要N級數(shù)據(jù)移位寄存器、N個乘法器和N1個加法器。按照前面濾波器的總體結構框圖將該結構濾波器分成三個典型的模塊。第一個模塊是移位寄存器，該模塊的功能是通過移位寄存器把串行輸入的采樣數(shù)據(jù)轉換為并行的。第二個模塊是優(yōu)化模塊，優(yōu)化模塊的主要功能是根據(jù)FIR濾波器h(n)的對稱性完成輸入求和x(k)+x(N1k)，從而實現(xiàn)對濾波器的降階。第三個模塊是將乘法器和加法器合并構成乘累加器模塊，乘法器模塊完成輸入數(shù)據(jù)和它對應的系數(shù)的乘法運算，而加法器模塊完成將之前乘法器模塊的輸出的結果相加，加法器模塊對乘法器模塊的輸出的求和運算是通過一個計數(shù)器控制完成的，每完成一次乘累加操作后把結果輸出，該結果就是濾波器的濾波輸出。每完成一次乘累加操作共需N/2