【正文】 (21)若h(n)為無限長序列，則得到的數(shù)字濾波器為IIR數(shù)字濾波器，又稱遞歸濾波器；反之，若h(n)為有限長序列，則得到的數(shù)字濾波器為FIR濾波器，也稱非遞歸濾波器。圖中，x(t)為模擬信號，經(jīng)過A/D轉(zhuǎn)換器后變?yōu)橐粋€有著先后順序的數(shù)字序列x(n)。下面將首先介紹一下數(shù)字濾波器，然后重點討論FIR數(shù)字濾波器的設(shè)計原理和結(jié)構(gòu)。3 FIR數(shù)字濾波器設(shè)計 FIR數(shù)字濾波器數(shù)字濾波器在數(shù)字信號處理中屬于預處理的部分，因而起著基礎(chǔ)性的作用，數(shù)字濾波器包括IIR和FIR數(shù)字濾波器。還可以與MATLAB和DSP Builder結(jié)合，進行基于FPGA的DSP系統(tǒng)開發(fā)；使用內(nèi)嵌的SOPC Builder設(shè)計工具，配合Nios II IDE集成開發(fā)環(huán)境，進行基于Nios II軟核處理器的嵌入式系統(tǒng)開發(fā)。進行設(shè)計仿真時，既可以利用Quartus II軟件自己的仿真工具，也可以利用如ModelSim等第三方仿真工具。Altera公司的Quartus II軟件是一種集編輯，編譯，綜合，布局布線，仿真與器件編程于一體的集成設(shè)計環(huán)境。Quartus II是Altera公司在2001年推出的第四代開發(fā)工具，是一個集成化的多平臺設(shè)計環(huán)境，能夠直接滿足特定的設(shè)計需要，在FPGA和CPLD設(shè)計各個階段都提供了工具支持，并為可編程片上系統(tǒng)（SOPC）提供全面的設(shè)計環(huán)境，是一個系統(tǒng)級的高效的EDA設(shè)計工具。Max+Plus II在FPGA設(shè)計工具里是一個劃時代的產(chǎn)品，它提供了一種和結(jié)構(gòu)無關(guān)的圖形化的設(shè)計環(huán)境，功能強大，使用方便。Altera的FPGA開發(fā)工具已經(jīng)經(jīng)歷了四代。2 FPGA軟件設(shè)計工具Quartus IIAltera公司和Xilinx公司為代表的FPGA廠商，除了在FPGA產(chǎn)品線上不斷推陳出新之外，也在不懈地提高開發(fā)軟件的設(shè)計能力，他們的軟件產(chǎn)品在很多方面一點都不遜色于專業(yè)的EDA廠商，所以從這個角度來說，F(xiàn)PGA廠商也是EDA公司。Quartus II是Altera公司在2001年推出的第四代開發(fā)工具，是一個集成化的多平臺設(shè)計環(huán)境，能夠直接滿足特定設(shè)計需要，在FPGA和CPLD設(shè)計各個階段都提供了工具支持，并為可編程片上系統(tǒng)(SOPC)提供全面的設(shè)計環(huán)境，是一個系統(tǒng)級的高效的EDA設(shè)計工具。Max+Plus II在FPGA設(shè)計工具里是一個劃時代的產(chǎn)品，它提供了一種與結(jié)構(gòu)無關(guān)的圖形化設(shè)計環(huán)境，功能強大，使用方便。Altera的FPGA開發(fā)工具已經(jīng)經(jīng)歷了四代。Altera公司和Xilinx公司為代表的FPGA廠商，除了在FPGA產(chǎn)品線上不斷推陳出新之外，也在不懈地提高開發(fā)軟件的設(shè)計能力，他們的軟件產(chǎn)品在很多方面一點也不遜色于專業(yè)的EDA廠商，所以從這個角度來說，F(xiàn)PGA廠商也是EDA公司。因此，發(fā)展國內(nèi)FPGA產(chǎn)業(yè)不是要不要的問題，而是怎么發(fā)展的問題。FPGA行業(yè)集中度很高，幾家美國公司掌握著行業(yè)的“制空權(quán)”。自1985年問世以來，F(xiàn)PGA從集成電路與系統(tǒng)家族一個不起眼的小角色逐漸成為電子設(shè)計領(lǐng)域的重要器件。與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)，F(xiàn)PGA利用小型查找表（161RAM）來實現(xiàn)組合邏輯，每個查找表連接到一個D觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動其他邏輯電路或驅(qū)動I/O，由此構(gòu)成了即可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個部分。FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。數(shù)字濾波器的好壞對相關(guān)的眾多工程技術(shù)領(lǐng)域影響很大，一個好的數(shù)字濾波器會有效的推動眾多的工程技術(shù)領(lǐng)域改造和學科發(fā)展。數(shù)字濾波器在語言信號處理、圖像信號處理、醫(yī)學生物信號處理以及其他應用領(lǐng)域都得到了廣泛應用。為得到模擬信號，數(shù)字濾波器處理的輸出數(shù)字信號須經(jīng)數(shù)模轉(zhuǎn)換、平滑。應用數(shù)字濾波器處理模擬信號時，首先須對輸入模擬信號進行限帶、抽樣和模數(shù)轉(zhuǎn)換。而數(shù)字濾波器在這門學科中占有很重要的地位。其涉及到許多學科而又廣泛應用于許多領(lǐng)域，20世紀60年代以來，隨著計算機和信息技術(shù)的飛速發(fā)展，數(shù)字信號處理技術(shù)應運而生并得到迅速的發(fā)展。上世紀60年代，數(shù)字信號處理在理論層上發(fā)展迅猛。其中的通信領(lǐng)域所涉及到的各種信號更是重中之重。為了實現(xiàn)這一目標，本文討論了FPGA器件的結(jié)構(gòu)、特點和分布式算法實現(xiàn)FIR濾波器的可行性，然后給出了基于并行分布式算法的FIR濾波器的VHDL描述，最后借助于EDA軟件QUARTUSII進行了綜合和仿真，并取得了成功。設(shè)計好15階FIR低通濾波器的系數(shù)后，本文就FIR低通濾波器的FPGA實現(xiàn)進行了研究。本文基于MATLAB軟件，分別用這三種方法設(shè)計FIR低通濾波器，并進行比較分析。主要參考資料：Ⅱ的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例[M].,8褚振勇. FPGA設(shè)計及應用（第三版）[M].,4[M].北京：,1完 成 期 限： — 指導教師簽名： 課程負責人簽名： 2013年 6月 18日基于FPGA的FIR濾波器的程序設(shè)計中 文 摘 要線性相位是FIR數(shù)字濾波器設(shè)計中的一個重要條件。掌握硬件描述語言語法?；疽螅?學會quartusII的使用，掌握FPGA 的程序設(shè)計方法。鄭州輕工業(yè)學院電子技術(shù)課程設(shè)計 題 目 基于FPGA的FIR濾波器 的 程 序 設(shè) 計學生姓名 李 振 偉 專業(yè)班級 電子信息工程1001 學 號 541001030118 院 （系） 電氣信息工程學院 指導教師 耿鑫 完成時間 2013年06月22日 鄭州輕工業(yè)學院課 程 設(shè) 計 任 務(wù) 書題目 基于FPGA的FIR濾波器的程序設(shè)計 專業(yè)、班級 電子信息工程1001學號541001030118姓名 李 振 偉 主要內(nèi)容、基本要求、主要參考資料等：主要內(nèi)容：要求學生使用硬件描述語言（Verilog 或者 VHDL）設(shè)計基于FPGA的FIR濾波器的源程序。FIR濾波器的階數(shù)為8；FIR濾波器的類型為低通，截止頻率可以自行設(shè)計；FIR濾波器的系數(shù)可借助Matlab FDA tool 給出。學會 MATLAB 的使用，掌握Matlab FDA tool的使用。 程序設(shè)計完成后要求在quartusII中實現(xiàn)功能仿真。線性相位FIR濾波器的設(shè)計方法主要包括時窗函數(shù)法、頻率采樣法、等波紋最佳逼近法。為了驗證FIR濾波器的性能，本文使用MATLAB自帶的FDATool工具設(shè)計等波紋法15階低通濾波器，在Simulink里進行仿真，最后得到預期的結(jié)果。EDA技術(shù)的發(fā)展和大規(guī)?？删幊踢壿嬈骷膽?，使得數(shù)字信號處理借助于FPGA實現(xiàn)變?yōu)榭赡堋ｊP(guān)鍵詞：分布式算法 FIR數(shù)字濾波器 線性相位 DSP Builder目 錄中文摘要……………………………………………………………….I目 錄 11 緒 論 2 課題的目的和意義 2 FPGA技術(shù)的發(fā)展及應用 32 FPGA軟件設(shè)計工具Quartus II 43 FIR數(shù)字濾波器設(shè)計 5 FIR數(shù)字濾波器 5 數(shù)字濾波器簡介 5 FIR數(shù)字濾波器 6 FIR數(shù)字濾波器的結(jié)構(gòu) 8四、設(shè)計方案 10五、設(shè)計內(nèi)容及結(jié)果分析 11 11 單元器件的編輯及仿真 1寄存器模塊 1加法器模塊 1減法器模塊： 2乘法器模塊： 22 頂層原理圖的編輯及仿真 30六、心得體會 35參 考 文 獻 36附 錄 371 緒 論 課題的目的和意義在當今的生活中，身邊的工程技術(shù)領(lǐng)域越來越受到關(guān)注。如何在較強的背景的噪聲下和干擾的信號下有效提煉出真正的有用信號并將其真正運用到實際的工程中，這正是信號處理要解決的問題。其體系和框架逐漸成熟，如今，數(shù)字信號處理已經(jīng)成為一門完整的學科。數(shù)字信號處理是一種通過使用數(shù)學技巧執(zhí)行轉(zhuǎn)換或提取信息，來處理現(xiàn)實信號的方法，這些信號由數(shù)字序列表示。數(shù)字濾波器是一個離散時間系統(tǒng)（按預定的算法，將輸入離散時間信號要求的輸出離散時間信號的轉(zhuǎn)換為所特定功能裝置）。數(shù)字濾波器輸入信號的抽樣率應大于被處理信號帶寬的兩倍，其頻率響應具有以抽樣頻率為間隔的周期重復特性，且以折疊頻率即1/2抽樣頻率點呈鏡像對稱。數(shù)字濾波器具有高精度、高可靠性、可程控改變特性或復用、便于集成等優(yōu)點。它涉及到的領(lǐng)域很廣，如通信系統(tǒng)，系統(tǒng)控制，生物醫(yī)學工程，機械振動，遙感遙測，地質(zhì)勘探，故障檢測，電力系統(tǒng)，航空航天，自動化儀器等。所以對數(shù)字濾波器的工作原理，硬件結(jié)構(gòu)和實現(xiàn)方法進行研究具有一定的意義。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 現(xiàn)場可編程門陣列（FPGA）是可編程器件。FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實現(xiàn)的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式,并最終決定了FPGA所能實現(xiàn)的功能, FPGA允許無限次的編程. FPGA技術(shù)的發(fā)展及應用FPGA正處于高速發(fā)展時期，新型芯片的規(guī)模越大，成本也越來越低，低端的FPGA已逐步取代了傳統(tǒng)的數(shù)字元件，高端的FPGA將會成為今后競爭的主流。它極大地提高了設(shè)計靈活性并縮短了產(chǎn)品上市時間，在通信、工業(yè)控制、航空領(lǐng)域中廣泛應用。特別是在航空航天及軍工等特殊領(lǐng)域，美國等少數(shù)國家對先進的技術(shù)保持封鎖。國內(nèi)IC企業(yè)介入FPGA的時間并不長，多數(shù)公司還處于學習階段。這里的代表性產(chǎn)品就是Altera公司的Quartus II開發(fā)軟件和Xilinx公司的ISE開發(fā)軟件。從最初的基于DOS的A+Plus，發(fā)展到Max+Plus，1991年推出基于Windows的開發(fā)工具Max+Plus II。設(shè)計者無須精通器件內(nèi)部的復雜結(jié)構(gòu)，而只需要使用自己熟悉的設(shè)計輸入工具（如原理圖或者HDL語言）把自己的設(shè)計輸入到計算機中，Max+Plus II就會自動把這些設(shè)計轉(zhuǎn)換成最終結(jié)構(gòu)所需的格式，用戶只要把最后生成的配置數(shù)據(jù)通過下載電纜下載到芯片中，即完成了所有的工作。而且，隨著器件結(jié)構(gòu)和性能的不斷提高，器件集成度的不斷擴大，Altera始終能夠同步推出與之相適應的開發(fā)工具，滿足了設(shè)計者的要求，近年來一直保持著一年一個新版本的更新進度。這里的代表性產(chǎn)品就是Altera公司的Quartus II開發(fā)軟件和Xilinx公司的ISE開發(fā)軟件。從最初的基于DOS的A+Plus，發(fā)展到Max+Plus，1991年推出基于Windows的開發(fā)工具Max+Plus II。設(shè)計者無需精通器件內(nèi)部的復雜結(jié)構(gòu)，而只需要使用自己熟悉的設(shè)計輸入工具（如原理圖或者HDL語言）把自己的設(shè)計輸入到計算機中，Max+Plus II就會自動把這些設(shè)計轉(zhuǎn)換成最終結(jié)構(gòu)所需的格式，用戶只要把最后生成的配置數(shù)據(jù)通過下載電纜下載到芯片中，即完成了所有的工作。而且，隨著器件結(jié)構(gòu)和性能的不斷提高，器件集成度的不斷擴大，Altera始終能夠同步推出與之相適應的開發(fā)工具，滿足了設(shè)計者的要求，近年來一直保持這一年一個新版本的更新進度。Quartus II軟件支持基于VHDL與Verilog HDL等硬件