【正文】 的，而且可以看出，當(dāng)被測(cè)信號(hào)的頻率愈低時(shí)，所產(chǎn)生的177。1個(gè)的脈沖誤差，并且測(cè)試精度與計(jì)數(shù)器中的記錄的數(shù)值有關(guān)，為了保證測(cè)試精度，測(cè)周期法僅適用于低頻信號(hào)的測(cè)量。二是間接測(cè)頻法，如測(cè)周法，通過測(cè)量被測(cè)信號(hào)一個(gè)周期時(shí)間計(jì)時(shí)信號(hào)的脈沖個(gè)數(shù)， 然后換算出被測(cè)信號(hào)的頻率。 Fx: Clock:圖11 直接測(cè)頻原理圖Fx：被測(cè)信號(hào) Clock：時(shí)鐘信號(hào)若某一信號(hào)在閘門開通時(shí)間T秒內(nèi)重復(fù)變化了N次，則該信號(hào)頻率值為： 這種直接測(cè)頻法的相對(duì)誤差是： 由上式可知，由于測(cè)頻時(shí)閘門時(shí)間的開起時(shí)刻與計(jì)數(shù)脈沖之間的時(shí)間不相關(guān)，當(dāng)閘門開啟時(shí)間T接近甚至等于被測(cè)信號(hào)周期Tx的整數(shù)倍時(shí)，量化誤差最大為177。經(jīng)分析，直接測(cè)頻法的測(cè)量準(zhǔn)確度與信號(hào)的頻率有關(guān)，當(dāng)待測(cè)信號(hào)頻率較高時(shí)，測(cè)量準(zhǔn)確度也較高，反之測(cè)量準(zhǔn)確度也較。由于閘門時(shí)間通常不是待測(cè)信號(hào)的整數(shù)倍，故會(huì)產(chǎn)生最大為177。每次測(cè)量時(shí)，采用時(shí)基信號(hào)產(chǎn)生的閘門信號(hào)來啟動(dòng)計(jì)數(shù)器，并對(duì)輸入的脈沖信號(hào)計(jì)數(shù)；閘門信號(hào)結(jié)束則將計(jì)數(shù)結(jié)果送入鎖存器，然后計(jì)數(shù)器清零，準(zhǔn)備下次計(jì)數(shù)。閘門時(shí)間越長，所測(cè)的頻率值就越準(zhǔn)確；但閘門時(shí)間越長，每次測(cè)量頻率時(shí)間隔也就越長。數(shù)字頻率計(jì)的基本測(cè)量原理：使用一個(gè)頻率穩(wěn)定度高的頻率源作為基準(zhǔn)時(shí)鐘，來對(duì)比所要測(cè)量的其他信號(hào)的頻率。在計(jì)量實(shí)驗(yàn)中，頻率計(jì)可以用來校準(zhǔn)各種電子測(cè)量設(shè)備的本地振蕩器。在傳統(tǒng)的生產(chǎn)制造企業(yè)中，頻率計(jì)被非常廣泛地應(yīng)用在生產(chǎn)測(cè)試中。頻譜儀雖然可以準(zhǔn)確的測(cè)量頻率并顯示被測(cè)信號(hào)的頻譜，但是其測(cè)量速度較慢，無法實(shí)時(shí)快速的跟蹤并且捕捉到被測(cè)信號(hào)頻率的變化。在測(cè)頻的方法中，以數(shù)字頻率計(jì)測(cè)量頻率的精度高、使用方便、測(cè)量迅速，及便于實(shí)現(xiàn)測(cè)量過程自動(dòng)化等優(yōu)點(diǎn)作為頻率測(cè)量的重要途徑之一。 目錄 1 概述 1 設(shè)計(jì)概述 1 設(shè)計(jì)原理 1 設(shè)計(jì)方案 4 2 MAX+PLUSⅡ開發(fā)軟件及VHDL描述語言 6 MAX+PLUSⅡ的概述 6 MAX+PLUSⅡ的安裝 6 MAX+PLUSⅡ的設(shè)計(jì)過程 6 MAX+PLUSⅡ管理器 7 設(shè)計(jì)輸入 8 設(shè)計(jì)處理及檢驗(yàn) 9 VHDL硬件描述語言 9 VHDL概述 9 VHDL程序結(jié)構(gòu) 10 VHDL的語法 11 3 頻率計(jì)系統(tǒng)方案的分析 13 時(shí)鐘模塊的方案 13 換檔模塊的方案 15 計(jì)數(shù)模塊的方案 15 4 功能模塊的VHDL描述 18 分頻程序 18 位選程序 19 時(shí)鐘程序 20 計(jì)數(shù)程序 21 顯示程序 23 頂層文件 24 5 仿真過程及結(jié)果分析 26 分頻fp模塊 26 結(jié)構(gòu)化元件 26 仿真過程 27 位選wx模塊 27 結(jié)構(gòu)化元件 27 仿真過程 28 時(shí)鐘sz模塊 29 結(jié)構(gòu)化元件 29 仿真過程 30 計(jì)數(shù)countt模塊 31 結(jié)構(gòu)化元件 31 仿真過程 31 譯碼顯示BCD7模塊 32 結(jié)構(gòu)化元件 32 仿真過程 33 頂層文件 33 結(jié)構(gòu)化元件 33 原理圖仿真過程 34 文本仿真過程 35 6 總結(jié) 37 仿真過程中出現(xiàn)的問題 37 畢業(yè)設(shè)計(jì)的體會(huì) 37致謝 39附錄 等精度頻率計(jì)方案二的簡(jiǎn)介 40參考文獻(xiàn) 48 1 概述 設(shè)計(jì)概述頻率，作為電子技術(shù)中最基本的參數(shù)之一，與許多電參量的測(cè)量方案、測(cè)量結(jié)果都有十分密切的關(guān)系，因此頻率的測(cè)量就顯得更為重要。第1章概述了本次頻率計(jì)設(shè)計(jì)的基本過程；第2章主要介紹了MAX+PLUSⅡ開發(fā)工具VHDL硬件描述語言；第3章主要介紹了等精度頻率計(jì)設(shè)計(jì)的具體系統(tǒng)分析；第4章主要介紹了功能模塊的VHDL描述過程；第5章主要介紹了數(shù)字頻率計(jì)的仿真結(jié)果及分析過程。此頻率計(jì)包括4個(gè)不同的檔位，具有總體復(fù)位功能。數(shù)字頻率計(jì)模塊劃分的設(shè)計(jì)具有相對(duì)獨(dú)立性，可對(duì)模塊單獨(dú)進(jìn)行設(shè)計(jì)、調(diào)試和修改，縮短了設(shè)計(jì)周期。本文介紹了一種自頂向下分層設(shè)計(jì)數(shù)字頻率計(jì)的設(shè)計(jì)方法。頻率是信號(hào)的一個(gè)基本參量，測(cè)量信號(hào)頻率的工具即頻率計(jì)是電子系統(tǒng)測(cè)量的常用工具。以VHDL語言為代表的硬件描述語言具有強(qiáng)大的行為描述能力和多層次的仿真模擬，程序結(jié)構(gòu)規(guī)范，設(shè)計(jì)效率較高。它是以可編程邏輯器件為物質(zhì)基礎(chǔ)，以計(jì)算機(jī)為工作平臺(tái)，以EDA工具軟件為開發(fā)環(huán)境，以硬件描述語言（HDL）為電子系統(tǒng)功能描述的主要方式，以電子系統(tǒng)設(shè)計(jì)為應(yīng)用方向的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程。所以這些，都離不開EDA技術(shù)的有力支持?，F(xiàn)代電子產(chǎn)品的性能也在進(jìn)一步提高，產(chǎn)品更新?lián)Q代的節(jié)奏也越來越快。 then, the pletion of the function of the core module counter will plete the frequency measurement of the measured signal?！娟P(guān)鍵詞】 頻率計(jì) 分頻 MAX+PLUSⅡ VHDL 【論文類型】 應(yīng)用型Title: Equal Precision Frequency Meter Design and SimulationMajor:Name: Signature: Supervisor: Signature: ABSTRACT The context mainly introduces the pletion of the equal precision frequency meter design and simulation with the MAX+PLUSⅡ simulation environment and description of the VHDL language. The frequency meter includes five modules in total which are frequency division (fp)、selection (wx)、clock (sz)、count (countt) and decoding display (bcd7). After the detailed description of the designed circuit principle and the overview of MAX+PLUSⅡsoftware, the whole design process es into being. First of all, 8Hz system clock will be converted into reference clock by 16 frequency divided, . providing the count period with 1s high level。首先，即提供高電平為1s的計(jì)數(shù)周期；其次，將被測(cè)信號(hào)根據(jù)實(shí)際需求分頻（可進(jìn)行100、1000分頻的選擇），完成1Hz、10Hz、100Hz、1000Hz的不同檔位選擇；接著，在核心模塊計(jì)數(shù)器的功能實(shí)現(xiàn)下完成對(duì)被測(cè)信號(hào)的頻率測(cè)量；最后，在譯碼顯示模塊功能的實(shí)現(xiàn)下，將計(jì)數(shù)所得的4位二進(jìn)制碼轉(zhuǎn)換成7位碼顯示輸出。論文題目：等精度數(shù)字頻率計(jì)設(shè)計(jì)與仿真專業(yè)：學(xué)生： 簽名： 指導(dǎo)教師： 簽名： 摘 要 本文主要介紹了在MAX+PLUSⅡ的仿真環(huán)境下，并基于VHDL程序語言的描述完成等精度數(shù)字頻率計(jì)的設(shè)計(jì)與仿真，分為分頻（fp）、位選(wx)、時(shí)鐘(sz)、計(jì)數(shù)(countt)、譯碼顯示(bcd7)共五個(gè)模塊。在詳細(xì)介紹了所設(shè)計(jì)的電路原理及對(duì)MAX+PLUSⅡ的軟件概述后，開始整個(gè)設(shè)計(jì)過程。經(jīng)過對(duì)仿真結(jié)果的分析，符合設(shè)計(jì)要求。 next, the measured signal will have the frequency divided according to the actual needs (can select different divided frequency ,100、1000)，so that it could acplish 1Hz、10Hz、100Hz、1000Hz，the different gear election。 finally, with the function realization of decoding display module, the 4 bit binary count code will be converted into 7 bit code that is for output display. Through the analysis of the simulation results, it matches the design requirement. 【Key words】Frequency Meter Frequency Divided MAX+PLUSⅡ VHDL【Type of Thesis】Type of Application前 言 在當(dāng)今這個(gè)數(shù)字化和網(wǎng)絡(luò)化為特征的信息技術(shù)革命大潮中，電子技術(shù)獲得了飛速發(fā)展，現(xiàn)代電子產(chǎn)品幾乎滲透到了社會(huì)的各個(gè)領(lǐng)域。不僅如此，現(xiàn)代電子產(chǎn)品正以前所未有的革新速度，向著功能多樣化、體積小型化、功耗最低化的方向迅速發(fā)展。EDA(Electronic Design Automation)即電子設(shè)計(jì)自動(dòng)化，是現(xiàn)代電子工程領(lǐng)域的一門新技術(shù)。其基本特征是采用高級(jí)語言描述，具有系統(tǒng)級(jí)仿真和綜合能力。 對(duì)于此次畢業(yè)設(shè)計(jì)完成的等精度數(shù)字頻率計(jì)設(shè)計(jì)與仿真，在實(shí)際中有很廣泛的應(yīng)用。目前，國內(nèi)外的數(shù)字頻率計(jì)的分類很多，其技術(shù)已相對(duì)成熟，在應(yīng)用技術(shù)領(lǐng)域已可將測(cè)頻上限擴(kuò)展到微波波段。該頻率計(jì)采用VHDL硬件語言編程，以MAX+PLUSⅡ?yàn)殚_發(fā)環(huán)境，極大地減少了硬件資源的占。本設(shè)計(jì)主要針對(duì)4位顯示的數(shù)字頻率計(jì)，實(shí)現(xiàn)對(duì)于1Hz～10MHz的方波信號(hào)進(jìn)行測(cè)量。由最終的仿真波形與分析結(jié)果表明，所設(shè)計(jì)的電路通過硬件仿真能夠滿足數(shù)字頻率計(jì)的功能要求，具有理論與實(shí)踐意義，實(shí)現(xiàn)了電子電路自動(dòng)化的過程。由于本人水平有限，本文難免有不足之處，敬請(qǐng)各位讀者批評(píng)、指正。數(shù)字頻率計(jì)也稱為頻率計(jì)數(shù)器，是一種專門對(duì)被測(cè)信號(hào)的頻率進(jìn)行測(cè)量的電子測(cè)量?jī)x器，通過加一個(gè)傳感器它也可以對(duì)聲波、振動(dòng)頻率等進(jìn)行測(cè)量。 設(shè)計(jì)原理在傳統(tǒng)的電子測(cè)量?jī)x器中，示波器在對(duì)頻率進(jìn)行測(cè)量時(shí)測(cè)量精度較低，誤差較大。正是由于頻率計(jì)能快速準(zhǔn)確地捕捉到被測(cè)信號(hào)頻率的變化，因而，頻率計(jì)才會(huì)擁有非常廣泛的應(yīng)用范圍。頻率計(jì)能夠快速地捕捉到晶體振蕩器輸出頻率的變化，用戶也可以通過使用頻率計(jì)從而迅速地發(fā)現(xiàn)有故障的晶振產(chǎn)品，確保產(chǎn)品質(zhì)量。在無線通訊測(cè)試中，頻率計(jì)既可以被用來對(duì)無線通訊基站的主時(shí)鐘進(jìn)行校準(zhǔn)，也可以被用來對(duì)無線電臺(tái)的跳頻信號(hào)和頻率調(diào)制信號(hào)進(jìn)行分析。通常情況下是計(jì)算單位時(shí)間內(nèi)待測(cè)信號(hào)的脈沖個(gè)數(shù)，其中單位時(shí)間可以設(shè)置成大于或小于一秒。相反閘門時(shí)間取的越短，測(cè)量的頻率值刷新就會(huì)越快，但它將會(huì)直接影響到測(cè)量頻率的精度。數(shù)字頻率計(jì)測(cè)頻有三種方式：一是直接測(cè)頻法，即在給定的閘門時(shí)間內(nèi)測(cè)量被測(cè)信號(hào)的脈沖個(gè)數(shù)。1個(gè)脈沖誤差。因此直接測(cè)頻法只適合測(cè)量頻率較高的信號(hào)。l個(gè)，所以直接測(cè)頻法的測(cè)量誤差主要是取決于閘門時(shí)間T和計(jì)數(shù)器所記得的脈沖個(gè)數(shù)的準(zhǔn)確度。這種方法的計(jì)數(shù)會(huì)產(chǎn)生最大為177。 Fx： Clock：圖12 間接測(cè)頻原理圖Fx：被測(cè)信號(hào) Clock：時(shí)鐘信號(hào)根據(jù)在周期時(shí)間內(nèi)進(jìn)入計(jì)數(shù)器的標(biāo)準(zhǔn)脈沖的個(gè)數(shù)，即可得到被測(cè)信號(hào)的頻率。l誤差對(duì)于測(cè)周期的精確度影響就會(huì)越小；標(biāo)準(zhǔn)信號(hào)的頻率越高，測(cè)周期的誤差也會(huì)越小。無論是直接測(cè)頻法還是直接測(cè)周方法，它們都有著共同的優(yōu)點(diǎn)：測(cè)量方便、讀數(shù)直接，在比較寬的頻率范圍內(nèi)能夠獲得較高的測(cè)量精度。對(duì)于直接測(cè)頻法來說，由于是對(duì)被測(cè)頻率信號(hào)的計(jì)數(shù)器總存在177。1個(gè)計(jì)數(shù)誤差，對(duì)于較高頻率的測(cè)量精度很低。因此，這兩種方法都難以同時(shí)兼顧低頻段和高頻段以實(shí)現(xiàn)等精度測(cè)量，所以在整個(gè)頻段內(nèi)的測(cè)量精度較低并且測(cè)頻帶寬窄，這就給使用帶來了很大的不便，因此這兩種方法都具有局限性。通常分為廣義與狹義兩個(gè)方面的討論。 從狹義上講，測(cè)量的等精度是在直接測(cè)頻的基礎(chǔ)上發(fā)展起來的。1個(gè)的誤差，并且達(dá)到了在整個(gè)測(cè)試頻段的等精度測(cè)量。首先給出閘門開啟信號(hào)(預(yù)置閘門上升沿)，此時(shí)計(jì)數(shù)器并不開始計(jì)數(shù)，而是等到被測(cè)信號(hào)的上升沿到來時(shí)，計(jì)數(shù)器才開始計(jì)數(shù)?？傻贸觯瑢?shí)際閘門時(shí)間t與預(yù)置閘門時(shí)間t1并不嚴(yán)格相等地，但差值不超過被測(cè)信號(hào)的一個(gè)周期。 設(shè)計(jì)方案分析數(shù)字頻率計(jì)的功能，確定設(shè)計(jì)方案，完成功能模塊的劃分，在采用最佳方案完成用VHDL語言描述底層模塊、頂層模塊的設(shè)計(jì)后，用原理圖的方法完成了對(duì)頂層模塊設(shè)計(jì)的驗(yàn)證，并分別對(duì)各個(gè)模塊以及頂層模塊進(jìn)行仿真分析。分頻模塊位選模塊計(jì)數(shù)模塊時(shí)鐘模塊顯示模塊FxClock圖13 方案一實(shí)現(xiàn)的原理分頻模塊 (fp)：可將輸入信號(hào)的頻率進(jìn)行100、1000不等的分頻輸出；位選模塊 (wx)：根據(jù)實(shí)際需要選擇不同分頻所對(duì)應(yīng)的4檔位；時(shí)鐘模塊 (sz)：，即高電平為1s的計(jì)數(shù)周期；計(jì)數(shù)模塊 (countt)：完成對(duì)被測(cè)信號(hào)頻率的測(cè)量，以4位二進(jìn)制數(shù)碼的形式輸出；顯示模塊（bcd7）：將4位bcd碼轉(zhuǎn)化成7位碼用于實(shí)際數(shù)碼顯示管的譯碼輸出；設(shè)計(jì)功能：四位十進(jìn)制數(shù)頻率計(jì)，其頻