【正文】 觸發(fā)器置零，然后由單片機(jī)發(fā)出允許測頻命令，即令預(yù)置門控信號CL為高電平，這時D觸發(fā)器要一直等到被測信號的上升沿通過時Q端才被置1，與此同時，將同時啟動計數(shù)器BZH和 TF，進(jìn)入“計數(shù)允許周期”。BZH和TF是兩個可控的32位高速計數(shù)器，BENA和ENA分別是他們的計數(shù)允許信號端，高電平有效。[1] 本課題測頻原理為等精度測頻，下面就等精度測頻原理進(jìn)行具體敘述. 等精度測頻原理等精度測頻法是在計數(shù)器測頻法的基礎(chǔ)上發(fā)展而來的。當(dāng)被測頻率較高時，采用測頻法可以得到較高的測頻精度；當(dāng)被測頻率較低時，采用測周法可以得到較高的測頻精度。(2)電路頻率特性測量法由電路的已知參數(shù)與電路的頻率特性得到被測頻率fx，主要方法包括用于低頻段的電橋法和用于高頻或微波頻段的諧振法。第二章 等精度數(shù)字頻率計測頻原理及設(shè)計方法 等精度數(shù)字頻率計測頻原理 常用測頻方法簡介目前常用的測頻方法可以分為3類，即:(1)比較法通過與標(biāo)準(zhǔn)頻率f0比較確定被測頻率fx，測量精度主要取決于標(biāo)準(zhǔn)頻率f0的精度。（4）完成了基于數(shù)字硬件電路設(shè)計平臺Max+ plusII的FPGA硬件電路的設(shè)計和單片機(jī)的測試控制、數(shù)據(jù)處理程序。本設(shè)計的主要工作包括以下幾項內(nèi)容：（1）簡述了當(dāng)今頻率計的發(fā)展?fàn)顩r，對幾種常用的測頻方法進(jìn)行了介紹和對比.（2）在FPGA和單片機(jī)的基礎(chǔ)上采用等精度測量方法，實現(xiàn)了高精度的頻率、周期、脈寬和占空比的測量。等精度的測量方法不但具有較高的測量精度，而且在整個頻率域保持恒定的測量精度。 本設(shè)計主要論述了利用FPGA進(jìn)行測頻計數(shù)，單片機(jī)實施控制的方法實現(xiàn)多功能頻率計的過程，使得頻率計具有了測量精度高、功能豐富、控制靈活等特點。 論文所做的工作與研究內(nèi)容隨著EDA（Electronics Design Automation）技術(shù)的發(fā)展和可編程邏輯器件的廣泛應(yīng)用，傳統(tǒng)的自下而上的數(shù)字電路設(shè)計方法、工具、器件已遠(yuǎn)遠(yuǎn)落后于當(dāng)今技術(shù)的發(fā)展。因此，F(xiàn)PGA的使用非常靈活。當(dāng)需要修改FPGA功能時,只需換一片EPROM即可。掉電后，F(xiàn)PGA恢復(fù)成白片,內(nèi)部邏輯關(guān)系消失,因此FPGA 能夠反復(fù)使用。用戶可以根據(jù)不同的配置模式,采用不同的編程方式。隨著EDA技術(shù)的發(fā)展，現(xiàn)代頻率計的設(shè)計多采用基于FPGA芯片的方法來完成頻率計的設(shè)計,即通過VHDL(Very High Speed Integrated Circuit Hardware Description Language)硬件描述語言的設(shè)計,用FPGA來實現(xiàn)。以MSC51系列單片機(jī)為核心的頻率計，較分離元件搭接而成的頻率計改善了性能、提高了可靠性，并可以采用軟件實現(xiàn)各種頻率測量方法。 頻率計發(fā)展概況傳統(tǒng)的數(shù)字頻率計可以通過普通的硬件電路組合來實現(xiàn)，一般由分離元件搭接而成，其開發(fā)過程、調(diào)試過程十分繁鎖,而且由于電子器件之間的互相干擾，影響頻率計的精度，體積較大，已不適應(yīng)電子設(shè)計的發(fā)展要求。此外，系統(tǒng)芯片(SOC)的發(fā)展也要求其包含頻率測量的功能，所以用FPGA實現(xiàn)數(shù)字頻率計也是實現(xiàn)系統(tǒng)芯片的前提條件。隨著新型可編程邏輯器件FPGA技術(shù)的發(fā)展，能夠?qū)⒋罅康倪壿嫻δ芗稍趩蝹€器件中，F(xiàn)PGA根據(jù)不同的需要所提供的門數(shù)可以從幾百門到上百萬門，從根本上解決了單片機(jī)的先天性不足。傳統(tǒng)的數(shù)字頻率計一般由分離元件搭接而成，其測量范圍、測量精度和測量速度都受到很大的限制。在被測信號中，經(jīng)常遇到以頻率為參數(shù)的信號，例如流量、轉(zhuǎn)速、晶體壓力傳感器以及經(jīng)過參變量—頻率轉(zhuǎn)換后的信號等。本設(shè)計將AT89C52單片機(jī)的控制靈活性和FPGA芯片的現(xiàn)場可編程性相結(jié)合，不但大大縮短了開發(fā)研制周期，而且使本系統(tǒng)具有結(jié)構(gòu)緊湊、體積小、可靠性高、測頻范圍寬、精度高等優(yōu)點。顯示模塊采用動態(tài)顯示方式，節(jié)省了FPGA內(nèi)部大量資源。本文詳細(xì)論述了等精度數(shù)字頻率計的測頻原理、硬件電路的組成、設(shè)計和單片機(jī)軟件編程設(shè)計。在本設(shè)計中，采用先進(jìn)的自上而下的設(shè)計方法，以AT89C52單片機(jī)作為系統(tǒng)的主控部件，實現(xiàn)整個電路的信號控制、數(shù)據(jù)運(yùn)算處理等功能；一片現(xiàn)場可編程邏輯器件FPGA（Filed Programmable Gate Array）芯片F(xiàn)LEX EPF10K20RC2084完成各種時序邏輯控制、計數(shù)功能。涉密論文按學(xué)校規(guī)定處理。作者簽名： 日期： 年 月 日學(xué)位論文版權(quán)使用授權(quán)書本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。對本文的研究做出重要貢獻(xiàn)的個人和集體，均已在文中以明確方式標(biāo)明。作者簽名：　　 　 　　 日　 期：　　 　 　　 學(xué)位論文原創(chuàng)性聲明本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨立進(jìn)行研究所取得的研究成果。對本研究提供過幫助和做出過貢獻(xiàn)的個人或集體，均已在文中作了明確的說明并表示了謝意。內(nèi)蒙古科技大學(xué)本科生畢業(yè)設(shè)計說明書（畢業(yè)論文） 題 目：等精度數(shù)字頻率計的設(shè)計 81內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書（畢業(yè)論文）畢業(yè)設(shè)計（論文）原創(chuàng)性聲明和使用授權(quán)說明原創(chuàng)性聲明本人鄭重承諾：所呈交的畢業(yè)設(shè)計（論文），是我個人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知，除文中特別加以標(biāo)注和致謝的地方外，不包含其他人或組織已經(jīng)發(fā)表或公布過的研究成果，也不包含我為獲得 及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過的材料。作 者 簽 名：　　 　 　　日　 期：　　 　 　　 指導(dǎo)教師簽名：　　 　 　　 日　　期：　　 　 　　 使用授權(quán)說明本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)?？梢圆捎糜坝?、縮印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉績?nèi)容。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。本人完全意識到本聲明的法律后果由本人承擔(dān)。本人授權(quán)　　 　 　大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。作者簽名： 日期： 年 月 日導(dǎo)師簽名： 日期： 年 月 日等精度數(shù)字頻率計的設(shè)計摘 要本設(shè)計課題為基于FPGA和單片機(jī)的等精度數(shù)字頻率計的設(shè)計。在數(shù)字硬件電路EDA設(shè)計平臺MAX+plusⅡ上，使用硬件描述語言VHDL編程完成了FPGA內(nèi)部的數(shù)字硬件電路設(shè)計、編譯、調(diào)試、仿真和下載。其中硬件電路包括鍵盤控制模塊、顯示模塊和測量模塊，鍵盤模塊通過對六只按鍵的選擇實現(xiàn)了除測頻功能外的周期、脈寬、占空比測量等功能的選擇。AT89C52單片機(jī)的軟件編程采用靈活易讀的C語言。關(guān)鍵詞：EDA技術(shù)；單片機(jī)；FPGA；頻率計 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書（畢業(yè)論文）The Dsign Of EqualAccuracy Digtal FrequencyAbstractThe title of this design is the design of equalaccuracy digital frequency based on FPGA and single chip puter. The digital frequency meter design in this paper which adopts topdown design methodology uses the AT89C52 single chip puter as the main controlling parts .The AT89C52 realizes test signal control ,keyboard scan and output display of LED .One FPGA chip FLEX EPF10K20RC2084 fulfils timing logic control and count function .Under the hardware circuit design flat of MAX+plusⅡ,FPGA software designing，piling , debugging ,simulation and download are been carried out in VHDL.This article detail exposition of the testing frequency precision digital principles, hardware circuit position, design and software programming design of single chip hardware circuits including keyboard control module, display modules and measurement modules. Keyboard module through six achieved made the system can measure pulse width and occupyempty ratio of input signal . The using of dynamic display module, saving a lot of internal FPGA resources. The software programming of AT89C52 single chip puter adopts the flexible and accessible C language. The system bines the controlling flexibility of AT89C52 with programmable performance of FPGA , so it not only can shorten develop cycle ,but also has advantage of tightening architecture ,little volume ,high reliability ,wide scope and high precision .Key words: EDA technique； single chip puter； frequency meter； FPGA 內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書（畢業(yè)論文）目 錄摘 要 IAbstract II第一章 緒 論 1 研究背景及意義 1 頻率計發(fā)展概況 1 論文所做的工作與研究內(nèi)容 2第二章 等精度數(shù)字頻率計測頻原理及設(shè)計方法 4 等精度數(shù)字頻率計測頻原理 4 常用測頻方法簡介 4 等精度測頻原理 4 等精度數(shù)字頻率計的設(shè)計方法 5 電子系統(tǒng)的傳統(tǒng)設(shè)計方法 5 當(dāng)代電子系統(tǒng)的設(shè)計方法 6第三章 主要芯片及設(shè)計工具簡介 8 主要芯片介紹 8 AT89C52單片機(jī)性能簡介 8 FLEX10K芯片系列簡介 11 MUX+PLUSⅡ概述 14 VHDL語言簡介 15第四章 硬件電路設(shè)計 17 系統(tǒng)組成 17 鍵盤接口電路 17 顯示電路 18 測量電路 19 測量與自校驗選擇電路 21 測頻原理與測頻電路 22 脈寬控制電路 24 硬件電路的VHDL語言描述 25 D觸發(fā)器 25 32位計數(shù)器 26 MUX648多路選擇器 27 MUX21選擇器 28 時鐘發(fā)生器 28 64位移位寄存器 29 數(shù)碼管字型譯碼器 30 數(shù)碼管片選譯碼器 31 鍵盤編碼器 32 單片機(jī)主控電路 33第五章 軟件電路設(shè)計 34 主程序 34 復(fù)位自檢程序 35 數(shù)據(jù)輸出程序 36 頻率測量程序 37 數(shù)據(jù)讀入程序 37 占空比測量控制程序 37 鍵值讀取程序 38 數(shù)制轉(zhuǎn)換程序 39第六章 系統(tǒng)性能分析 42 頻率測量范圍分析 42 低端頻率 42 高端頻率 42 測量精度分析 43結(jié) 論 44參考文獻(xiàn) 45附錄A 系統(tǒng)原理圖（a） 46附錄A 系統(tǒng)原理圖（b） 47附錄B AT89C52單片機(jī)內(nèi)部方框圖 48附錄C 硬件電路的硬件描述語言VHDL描述 49附錄D 單片機(jī)C語言程序 64致 謝 76內(nèi)蒙古科技大學(xué)畢業(yè)設(shè)計說明書（畢業(yè)論文）第一章 緒 論 研究背景及意義隨著電子技術(shù)與計算機(jī)技術(shù)的不斷發(fā)展，以單片機(jī)為核心的測量控制系統(tǒng)層出不窮。頻率信號抗干擾性強(qiáng)，易于傳輸，可以獲得較高的測量精度，所以研究測頻方法是電子測量領(lǐng)域的重要內(nèi)容。雖然單片機(jī)的發(fā)展與應(yīng)用改善了這一缺陷，但由于單片機(jī)本身也受到工作頻率及內(nèi)部計數(shù)器位數(shù)等因素的限制，所以無法在此領(lǐng)域取得突破性的進(jìn)展。本課題所設(shè)計的等精度數(shù)字頻率計不但集成度遠(yuǎn)遠(yuǎn)超過了以往的數(shù)字頻率計，而且在基準(zhǔn)頻率等外部條件的允許下，可以根據(jù)不同場合的精度要求，對硬件描述語言進(jìn)行一定的改動，使系統(tǒng)在精度提高的同時，而不增加系統(tǒng)硬件,從而降低系統(tǒng)的整體造價。該數(shù)字頻率計的設(shè)計及實現(xiàn)應(yīng)用計數(shù)器法，基于上述優(yōu)勢開發(fā)的頻率計具有良好的應(yīng)用價值和推廣前景。MSC51系列單片機(jī)具有體積小、功能強(qiáng)、性能價格比高等特點，廣泛應(yīng)用于工業(yè)測量、控制和智能化儀器、儀表等領(lǐng)域。但由受到單片機(jī)本身特性的影響，其晶振最大只能為24MHz，以單片機(jī)為核心的頻率計的測頻范圍及精度受到很大的制約。FPGA(Field Progra