【正文】 ▲ 該課題測頻原理電路圖如圖 12 所示。 1． 3 測量原理 傳統(tǒng)的測頻原理是在一定的時間間隔內(nèi)測某個周期信號的重復變化次數(shù) N，其頻 率可表示為 f_N／ T，其原理框圖見圖卜 1。后面幾章將對系統(tǒng)的軟硬件 設(shè)計進行詳細論述。 CPLD 芯片采用流行的 VHDL 語言編程，并 在 QuartusII 設(shè)計平臺上實現(xiàn)了全部編程設(shè)計，單片機采用底層匯編語言編程，可 以精確地控制測頻計數(shù)閘門的開啟和關(guān)閉，從而進一步提高了測量精度。具體包含以下方面： ● PLD 的原理、開發(fā)步驟 ??基于 Quartus II 和 VHDL 的自頂向下，模塊化的數(shù)字電子系統(tǒng)開發(fā) ● PLD 與單片機、 DSP 等器件的協(xié)作開發(fā)技術(shù) ●等精度數(shù)字頻率計原理與設(shè)計 該測頻系統(tǒng)的設(shè)計揚棄了傳統(tǒng)的自下而上的數(shù)字電路設(shè)計方法，采用先進的 EDA 技術(shù)及自上而下的設(shè)計，把資源豐富、控制靈活及良好人機對話功能的AT89C51 單片 山東大學碩士學位論文 機和具 有內(nèi)部結(jié)構(gòu)重組、現(xiàn)場可編程的 CPLD 芯片完美的相結(jié)合起來，實現(xiàn)了對 0． 1Hz 一 50MHz 信號頻率的等精度測量。 1． 2 研究內(nèi)容及相關(guān)技術(shù) 本課題借助于一個較復雜數(shù)字系統(tǒng) 等精度數(shù)字頻率計 的設(shè)計，研究基于 PLD 器件的開發(fā)技術(shù)。 作者負責了整個課題的系統(tǒng)設(shè)計開發(fā)與仿真測試。作者 所在學校也重視了 EI A 技術(shù)的教學 改革，在通信工程、電子信息工程等專業(yè)開設(shè)了 EDA 課程教學，建立了 EDA 實驗室，并建立了多個研究課題。專家預言，未來的電子技術(shù)時代將是 EDA的時代， PLD 作為 EDA 技術(shù)的一項重要技術(shù)，是電子設(shè)計領(lǐng)域中最具活力和發(fā)展前途的一項技 術(shù)，它的影響絲毫不亞于 70 年代單片機的發(fā)明和使用。 1． 1 課題來源 本課題選自作者所在學校校級‘ EDA 技術(shù)與應(yīng)用研究 課程教學改革課題。使用以 GW48 一 CKEDA 實驗開發(fā)系統(tǒng)為 主的實驗環(huán)境下進行了仿 真和硬件驗證，達到了較高的測量精度和測量速度。系統(tǒng)將單片機 AT89C51 的控制靈活性及 CPLD 芯片的現(xiàn)場可編 程性相結(jié)合，不但大大縮短了開發(fā)研制周期，而且使本系統(tǒng)具有結(jié)構(gòu)緊湊、體積小， 可靠性高，測頻范圍寬、精度高等優(yōu)點。 Device ProgrammableLogic 設(shè)計中用一塊復雜可編程邏輯器件 CPLD Complex II 平臺上，用 芯片 EPM7128SLC84― 15 完成各種時序邏輯控制、計數(shù)功能。頻率信號抗干擾能 力強、易于傳輸，可以獲得較高的測量精度，所以測頻率方法的研究越來越受到重 視。 論文作者簽名：童： l 叁漁 日期：叢絲：竺： f2 關(guān)于學位論文使用授權(quán)的聲明 本人完全了解山東大學有關(guān)保留、使用學位論文的規(guī)定，同意學 校保留或向國家有關(guān)部門或機構(gòu)送交論文的復印件和電子版，允許論 文被查閱和借閱；本人授權(quán)山東大學可以將本學位論文的全部或部分 內(nèi)容編入有關(guān)數(shù)據(jù)庫進行檢索，可以采用影印、縮印或其他復制手段 保存論文和匯編本學位論文。對本文的研 究作出重要貢獻的個人和集體，均已在文中以明確方式標明。精品 基于單片機和 CPLD 的等精度數(shù)字頻率計設(shè)計 山東大學 碩士學位論文 基于單片機和 CPLD 的等精度數(shù)字頻率計設(shè)計 姓名：劉夫江 申請學位級別：碩士 專業(yè)：電子與通訊工程 指導教師：孫豐榮 20200419 原創(chuàng)性聲明 本人鄭重聲明：所呈交的學位論文，是本人在導師的指導下，獨 立進行研究所取得的成果。除文中已經(jīng)注明引用的內(nèi)容外，本論文不 包含任何其他個人或集體已經(jīng)發(fā)表或撰寫過的科研成果。本聲明 的法律責任由本人承擔。 保密論文在解密 后應(yīng)遵守此規(guī)定 論文作者簽名：逝盤 i：至導師簽名： 山東大學碩士學位論文 中文摘要 頻率檢測是電子測量領(lǐng)域的最基本也是最重要的測量之一。本課題的等精度數(shù)字頻率計設(shè)計，采用當今電子設(shè)計領(lǐng)域流行的 EDA技術(shù)，以 CPLD 頻率的等精度頻率測量，此外，該系統(tǒng)還可以測方波信號寬 度及高、低電平的占空比。在 Ouartus 作為系統(tǒng)的主控部件，實現(xiàn)整個電路的測試信號控制、數(shù)據(jù)運算處理、鍵盤掃描和 控制數(shù)碼管的顯示輸出。 本文詳細論述了系統(tǒng)自上而下的設(shè)計方法及各部分硬件電路組成及單片機、 CPLD 的軟件編程設(shè)計。 關(guān)鍵詞：頻率計， EDA 技術(shù)， CPLD，單片機 山東大學碩士學位論文 ABSTRACT the ofelectronic jsoneofmost In field measurement,thechecking frequency fundamentaland methods． Becausesignal， which criticallyimportantmeasuring frequency is resistancetothedisturbanceandcanbemeasuredwith transported， hasstrong easily the havemoreandmore on method highprecision． researchbymeasuringfrequency inthereal significanceapplication． Withthe ofCPLDand withthe help cooperatingsinglechipputer AT89C51， inour haverealizedthe measurementof digital design program precision frequency 0． 1Hz 一 50Mtlz thecurrentEDA inthe signalfrequencybyadopting techniqueprevailing electronic and the of designsusing principlemultiperiodsynchronyfrequency 8buttons， thecanmeasurethewidthof measurement． Besides， Via selecting system level level． wave and ratioof tolow squaresignalsroomoccupyinghigh the 5inCPLDfulfills control Duringdesign， achipEPM7129SLC84_1timinglogic andcountfunction． UndertheflatofQuartus VHDL CPLD II， throughlanguage and canbecarried use software download out． By design， pilation， debug， simulation themain AT89C51realizes oftheAT89C5t as singlechipputer controllingparts， the test scanand ofLED． Thebinesthe display system signalcontrol， keyboardoutput with ofCPLD， sonot can control ofAT89CSl performance only flexibility programmable itshortenthe ofthe andresearch， butalsohasthe of period development advantages structure， liRle and pact volume ， highreliability ，widescopehighprecision． This