【正文】 敏感信號variable nu,nu1,nu2:integer range 0 to 1000。entity fp isport(fb1:in std_logic。故本設(shè)計中選擇方案二的思路。 END PROCESS。 ELSE COUT=39。 END IF。 ELSE CQI:=(OTHERS=39。139。039。ARCHITECTURE behave OF CNT10 ISBEGIN PROCESS(CLK,RST,EN) VARIABLE CQI:STD_LOGIC_VECTOR(3 DOWNTO 0)。ENTITY CNT10 IS PORT(CLK,RST,EN:IN STD_LOGIC。方案一：將頻率計的四位十進(jìn)制計數(shù)過程分別用四個相同的單個十進(jìn)制計數(shù)器實現(xiàn)，即首個計數(shù)器的進(jìn)位輸出端與次個計數(shù)器的時鐘信號輸入端相連，完成逐級計數(shù)。同樣能滿足所需功能。在此時鐘的高電平計數(shù)周期下，得到相應(yīng)的被測信號頻率的實際顯示數(shù)值，然后需要對其乘以相應(yīng)的倍頻倍數(shù)，100、1000。由以上理論分析可知，上述兩方案均可實現(xiàn)要求，并且經(jīng)過實現(xiàn)仿真驗證，二者都滿足設(shè)計需要。 end process。 clk1=39。)then if(clk_counter=1)then clk1=39。architecture div_clk of div_clk is signal clk_counter:integer range 0 to 1。use 。方案一：。 3 頻率計系統(tǒng)方案的分析 根據(jù)在概述中，對本設(shè)計原理的分析，在本章中將詳細(xì)說明對于第一章中方案一的設(shè)計思路。子程序是具有某一特定功能的VHDL程序模塊，利用子程序能夠有效地完成重復(fù)性的工作。順序語句只能出現(xiàn)在進(jìn)程和子程序中，仿真執(zhí)行順序與其書寫順序基本一致。（5）配置 配置(CONFIGURATION)可利用其從多個結(jié)構(gòu)體中每次為設(shè)計實體指定一個結(jié)構(gòu)體，通過比較每次仿真的結(jié)果，選出性能最佳的結(jié)構(gòu)體。其信息可以是預(yù)先定義好的數(shù)據(jù)類型、子程序等設(shè)計單元的集合體(程序包),也可以是預(yù)先設(shè)計好的各種設(shè)計實體(元件庫程序包)。（1）實體 實體(ENTITY)是VHDL設(shè)計的必要組成部分，是設(shè)計實體的表層設(shè)計單元。而庫、程序包和配置則可有可無，設(shè)計者可根據(jù)需要選用。硬件描述語言HDL種類較多，常用的有VHDL、Verilog和ABEL等。仿真分析需要輸入激勵信號，重點檢查邏輯功能能否符合設(shè)計要求。通過編譯器，可以實現(xiàn)邏輯綜合與試配、定時驅(qū)動的編譯、設(shè)計規(guī)則的檢查、多器件的劃分、自動錯誤定位、編程文件的產(chǎn)生等功能。MAX+PLUSⅡ支持多級層次化設(shè)計，每層中的設(shè)計文件可以是不同格式的設(shè)計文件。VHDL和Verilog HDL是一種符合IEEE標(biāo)準(zhǔn)的高級硬件描述語言，特別適合于大型或復(fù)雜的設(shè)計。 設(shè)計輸入（1）圖形輸入圖形輸入方式是使用MAX+PLUSⅡ提供的圖元和用戶自己創(chuàng)建的圖元件作為輸入單元輸入設(shè)計的原理圖，從而完成設(shè)計的輸入任務(wù)。File菜單 具有文件管理等功能?？梢酝ㄟ^設(shè)置Options/Preferences選項打開或關(guān)閉狀態(tài)欄。 MAX+PLUSⅡ管理器MAX+PLUSⅡ的管理器是用戶啟動MAX+PLUSⅡ時打開的第一個窗口，它對所有MAX+PLUSⅡ應(yīng)用功能進(jìn)行控制。前仿真 此時為零延時模式，主要為檢驗輸入是否有誤。器件編程 MAX+PLUSⅡ/Programmer是使用Compiler生成的編程文件對Altera器件進(jìn)行編程的，它可以用來對器件編程、校驗、試驗，檢查是否空白以及進(jìn)行功能測試。設(shè)計輸入 有多種方法，主要包括文本設(shè)計輸入方式、原理圖輸入方式、高級設(shè)計輸入方式、波形輸入方式、層次設(shè)計輸入方式和底層設(shè)計輸入方式。在MAX+PLUSⅡ的項目管理器界面中，選擇Options/License Setup菜單命令，打開其對話框。豐富的圖形界面，可隨時訪問的在線幫助文檔，使用戶能夠快速輕松地掌握和使用MAX+PLUSⅡ軟件。本論文以廣義頻率計的設(shè)計思路及過程進(jìn)行詳細(xì)介紹，對于狹義頻率計的設(shè)計將在附錄給出簡要說明。由以上可知：δ=｜ΔNs｜/Ns≤1/Ns=1/(τ?fs)。被測信號預(yù)置閘門信號標(biāo)準(zhǔn)頻率信號 CNT1CLK OUT1CEN CNT2CEN OUT2CLKD Q 圖14 方案二實現(xiàn)的原理設(shè)在一次實際閘門時間t中計數(shù)器對被測信號的計數(shù)值為Nx，對標(biāo)準(zhǔn)信號的計數(shù)值為Ns。CNTCNT2同時對標(biāo)準(zhǔn)頻率信號和被測信號進(jìn)行計數(shù)，分別為NS和NX。分為100、1000檔的頻率顯示。本設(shè)計從廣義和狹義兩個方面均進(jìn)行了測量頻率的討論。在測量過程中，有兩個計數(shù)器分別對標(biāo)準(zhǔn)信號和被測信號同時計數(shù)。從廣義上講，可對直接測頻法進(jìn)行改進(jìn)，在完成簡單的測量頻率的基礎(chǔ)上，增加多功能換檔，可實現(xiàn)在擴展測頻范圍，提高測量精度，在不同的檔位下實現(xiàn)廣義的等精度測量。為了保證測試精度，一般以中間頻率為界限,但是測量的精度均會隨頻率變化而變化。但是這兩種測頻方法都有的共同缺點就是：閘門的開啟時刻與計數(shù)脈沖的之間的時間關(guān)系是不相關(guān)的，也就是說這兩種方法的測量誤差主要是來自于對被測信號或標(biāo)準(zhǔn)信號的計數(shù)誤差。此時，設(shè)標(biāo)準(zhǔn)信號的個數(shù)為N，頻率為，則有被測信號的頻率為： 與在分析直接測頻誤差時的方法是相似的，它的相對誤差是： 由上式可見，直接測周期時的誤差表達(dá)式與直接測頻的誤差表達(dá)式形式上是相似的，而且可以看出，當(dāng)被測信號的頻率愈低時，所產(chǎn)生的177。二是間接測頻法，如測周法，通過測量被測信號一個周期時間計時信號的脈沖個數(shù)， 然后換算出被測信號的頻率。經(jīng)分析，直接測頻法的測量準(zhǔn)確度與信號的頻率有關(guān)，當(dāng)待測信號頻率較高時，測量準(zhǔn)確度也較高，反之測量準(zhǔn)確度也較。每次測量時，采用時基信號產(chǎn)生的閘門信號來啟動計數(shù)器，并對輸入的脈沖信號計數(shù)；閘門信號結(jié)束則將計數(shù)結(jié)果送入鎖存器，然后計數(shù)器清零，準(zhǔn)備下次計數(shù)。數(shù)字頻率計的基本測量原理：使用一個頻率穩(wěn)定度高的頻率源作為基準(zhǔn)時鐘，來對比所要測量的其他信號的頻率。在傳統(tǒng)的生產(chǎn)制造企業(yè)中，頻率計被非常廣泛地應(yīng)用在生產(chǎn)測試中。在測頻的方法中，以數(shù)字頻率計測量頻率的精度高、使用方便、測量迅速，及便于實現(xiàn)測量過程自動化等優(yōu)點作為頻率測量的重要途徑之一。第1章概述了本次頻率計設(shè)計的基本過程；第2章主要介紹了MAX+PLUSⅡ開發(fā)工具VHDL硬件描述語言；第3章主要介紹了等精度頻率計設(shè)計的具體系統(tǒng)分析；第4章主要介紹了功能模塊的VHDL描述過程；第5章主要介紹了數(shù)字頻率計的仿真結(jié)果及分析過程。數(shù)字頻率計模塊劃分的設(shè)計具有相對獨立性，可對模塊單獨進(jìn)行設(shè)計、調(diào)試和修改，縮短了設(shè)計周期。頻率是信號的一個基本參量，測量信號頻率的工具即頻率計是電子系統(tǒng)測量的常用工具。它是以可編程邏輯器件為物質(zhì)基礎(chǔ)，以計算機為工作平臺，以EDA工具軟件為開發(fā)環(huán)境，以硬件描述語言（HDL）為電子系統(tǒng)功能描述的主要方式，以電子系統(tǒng)設(shè)計為應(yīng)用方向的電子產(chǎn)品自動化設(shè)計過程?，F(xiàn)代電子產(chǎn)品的性能也在進(jìn)一步提高，產(chǎn)品更新?lián)Q代的節(jié)奏也越來越快?！娟P(guān)鍵詞】 頻率計 分頻 MAX+PLUSⅡ VHDL 【論文類型】 應(yīng)用型Title: Equal Precision Frequency Meter Design and SimulationMajor:Name: Signature: Supervisor: Signature: ABSTRACT The context mainly introduces the pletion of the equal precision frequency meter design and simulation with the MAX+PLUSⅡ simulation environment and description of the VHDL language. The frequency meter includes five modules in total which are frequency division (fp)、selection (wx)、clock (sz)、count (countt) and decoding display (bcd7). After the detailed description of the designed circuit principle and the overview of MAX+PLUSⅡsoftware, the whole design process es into being. First of all, 8Hz system clock will be converted into reference clock by 16 frequency divided, . providing the count period with 1s high level。論文題目：等精度數(shù)字頻率計設(shè)計與仿真專業(yè)：學(xué)生： 簽名： 指導(dǎo)教師： 簽名： 摘 要 本文主要介紹了在MAX+PLUSⅡ的仿真環(huán)境下，并基于VHDL程序語言的描述完成等精度數(shù)字頻率計的設(shè)計與仿真，分為分頻（fp）、位選(wx)、時鐘(sz)、計數(shù)(countt)、譯碼顯示(bcd7)共五個模塊。經(jīng)過對仿真結(jié)果的分析，符合設(shè)計要求。 finally, with the function realization of decoding display module, the 4 bit binary count code will be converted into 7 bit code that is for output display. Through the analysis of the simulation results, it matches the design requirement. 【Key words】Frequency Meter Frequency Divided MAX+PLUSⅡ VHDL【Type of Thesis】Type of Application前 言 在當(dāng)今這個數(shù)字化和網(wǎng)絡(luò)化為特征的信息技術(shù)革命大潮中，電子技術(shù)獲得了飛速發(fā)展，現(xiàn)代電子產(chǎn)品幾乎滲透到了社會的各個領(lǐng)域。EDA(Electronic Design Automation)即電子設(shè)計自動化，是現(xiàn)代電子工程領(lǐng)域的一門新技術(shù)。 對于此次畢業(yè)設(shè)計完成的等精度數(shù)字頻率計設(shè)計與仿真，在實際中有很廣泛的應(yīng)用。該頻率計采用VHDL硬件語言編程，以MAX+PLUSⅡ為開發(fā)環(huán)境，極大地減少了硬件資源的占。由最終的仿真波形與分析結(jié)果表明，所設(shè)計的電路通過硬件仿真能夠滿足數(shù)字頻率計的功能要求，具有理論與實踐意義，實現(xiàn)了電子電路自動化的過程。數(shù)字頻率計也稱為頻率計數(shù)器，是一種專門對被測信號的頻率進(jìn)行測量的電子測量儀器，通過加一個傳感器它也可以對聲波、振動頻率等進(jìn)行測量。正是由于頻率計能快速準(zhǔn)確地捕捉到被測信號頻率的變化，因而，頻率計才會擁有非常廣泛的應(yīng)用范圍。在無線通訊測試中，頻率計既可以被用來對無線通訊基站的主時鐘進(jìn)行校準(zhǔn)，也可以被用來對無線電臺的跳頻信號和頻率調(diào)制信號進(jìn)行分析。相反閘門時間取的越短，測量的頻率值刷新就會越快，但它將會直接影響到測量頻率的精度。1個脈沖誤差。l個，所以直接測頻法的測量誤差主要是取決于閘門時間T和計數(shù)器所記得的脈沖個數(shù)的準(zhǔn)確度。 Fx： Clock：圖12 間接測頻原理圖Fx：被測信號 Clock：時鐘信號根據(jù)在周期時間內(nèi)進(jìn)入計數(shù)器的標(biāo)準(zhǔn)脈沖的個數(shù)，即可得到被測信號的頻率。無論是直接測頻法還是直接測周方法，它們都有著共同的優(yōu)點：測量方便、讀數(shù)直接，在比較寬的頻率范圍內(nèi)能夠獲得較高的測量精度。1個計數(shù)誤差，對于較高頻率的測量精度很低。通常分為廣義與狹義兩個方面的討論。1個的誤差，并且達(dá)到了在整個測試頻段的等精度測量?？傻贸觯瑢嶋H閘門時間t與預(yù)置閘門時間t1并不嚴(yán)格相等地，但差值不超過被測信號的一個周期。分頻模塊位選模塊計數(shù)模塊時鐘模塊顯示模塊FxClock圖13 方案一實現(xiàn)的原理分頻模塊 (fp)：可將輸入信號的頻率進(jìn)行100、1000不等的分頻輸出；位選模塊 (wx)：根據(jù)實際需要選擇不同分頻所對應(yīng)的4檔位；時鐘模塊 (sz)：，即高電平為1s的計數(shù)周期；計數(shù)模塊 (countt)：完成對被測信號頻率的測量，以4位二進(jìn)制數(shù)碼的形式輸出；顯示模塊（bcd7）：將4位bcd碼轉(zhuǎn)化成7位碼用于實際數(shù)碼顯示管的譯碼輸出；設(shè)計功能：四位十進(jìn)制數(shù)頻率計，其頻率測量范圍為1Hz～10MHz。當(dāng)預(yù)置門控信號為高電平時，被測信號的上升沿通過D觸發(fā)器的Q端同時啟動CNT1和CNT2。在預(yù)置門時間和常規(guī)測頻閘門