freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

eda基于vhdl語言的出租車計(jì)價(jià)器課程設(shè)計(jì)-展示頁

2025-07-01 12:32本頁面
  

【正文】 scribes the use of a single chip FPGA for the design of accountingfee machine, mainly on how to use the emerging EDA electronic devices designed to replace traditional methods, using the programmable FPGA, concise and changing the design Ways to shorten the development cycle, so that taxi accountingfee machine in a smaller more powerful. The design and implementation of the taxi accountingfee machine for some basic functions, including billing starting price, driving metered, the waiting time billing, taking into account the special nature of some of the taxi industry, to pay more attention to a number of new Ideas into the design. Mainly including the use of the FPGA chip, the use of VHDL programming, so as to make it a stronger transplanted, and more conducive to product upgrades. Key words: VHDL,accountingfee machine,F(xiàn)PGAII目 錄前 言 1第一部分 設(shè)計(jì)要求 2一、設(shè)計(jì)目的 2二、系統(tǒng)要求 2三、功能描述 2四、補(bǔ)充說明 2第二部分 系統(tǒng)設(shè)計(jì)方案 3第三部分 主要模塊設(shè)計(jì) 5一、 計(jì)程計(jì)費(fèi)模塊 5二、顯示模塊 5三、控制模塊 6第四部分 仿真結(jié)果與分析 7一、計(jì)程計(jì)費(fèi)模塊仿真 7二、總體仿真 7第五部分 硬件調(diào)試 8一、引腳鎖定 8二、硬件驗(yàn)證情況 8總結(jié) 10致謝 11參考文獻(xiàn) 12附錄A 電路圖 13一、電路圖 13二、PCB圖 14三、3D仿真圖 15附錄B 程序代碼 17一、top頂層文件 17二、taxi控制模塊 18二、display顯示模塊 20III前 言 隨著出租車行業(yè)的發(fā)展,對(duì)出租車計(jì)費(fèi)器的要求也越來越高。同時(shí)為了提高系統(tǒng)的可靠性與通用性,微處理器和專業(yè)集成電路(ASIC)逐漸取代了通用全硬件LSI電路,而ASIC以其體積小、重量輕、功耗低、速度快、成本低、保密性好而脫穎而出。在可編程集成電路的開發(fā)過程中,以計(jì)算機(jī)為工作平臺(tái),融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果的電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)主要能輔助進(jìn)行三方面的設(shè)計(jì)工作:IC設(shè)計(jì),電子電路設(shè)計(jì)以及PCB設(shè)計(jì)理想的可編程邏輯開發(fā)系統(tǒng)能符合大量的設(shè)計(jì)要求:它能夠支持不同結(jié)構(gòu)的器件,在多種平臺(tái)運(yùn)行,提供易于使用的界面,并且有廣泛的特征。它在硬件實(shí)現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、IC版圖設(shè)計(jì)、ASIC測試和封裝、FPGA(Gield Peogrammable Gate Array)/CPLD(Complex Programmable Logic Device)編程下載和自動(dòng)測試等技術(shù)。從此VHDL成為硬件描述語言的業(yè)界標(biāo)準(zhǔn)之一。幫助學(xué)生全面熟悉、掌握VHDL語言基本知識(shí),掌握利用VHDL語言對(duì)常用的的組合邏輯電路和時(shí)序邏輯電路編程,把編程和實(shí)際結(jié)合起來,熟悉編制和調(diào)試程序的技巧,掌握分析結(jié)果的若干有效方法,進(jìn)一步提高上機(jī)動(dòng)手能力,培養(yǎng)使用設(shè)計(jì)綜合電路的能力,養(yǎng)成提供文檔資料的習(xí)慣和規(guī)范編程的思想。三、功能描述該計(jì)費(fèi)器能實(shí)現(xiàn)計(jì)費(fèi)功能。車行駛超過3km后,每km 加2元,車費(fèi)一次累加。要求用2位數(shù)碼管顯示里程,2位數(shù)碼管顯示費(fèi)用。(2).可以模擬汽車行駛、停止、暫停等狀態(tài),并根據(jù)不同狀態(tài)進(jìn)行計(jì)費(fèi)。第二部分 系統(tǒng)設(shè)計(jì)方案:它有脈沖模塊、控制模塊、計(jì)程模塊、計(jì)費(fèi)模塊及顯示等模塊組成控制模塊顯示模塊計(jì)程模塊計(jì)費(fèi)模塊顯示位掃描1KHz脈沖時(shí)鐘信號(hào)開始信號(hào)暫停信號(hào)停止信號(hào) 出租車自動(dòng)計(jì)價(jià)器的系統(tǒng)方框圖控制模塊將其他模塊進(jìn)行連接,是本次設(shè)計(jì)的核心。計(jì)程器在非停車狀態(tài)完成計(jì)程功能并產(chǎn)生里程計(jì)價(jià)信號(hào),計(jì)時(shí)器在停車狀態(tài)完成計(jì)時(shí)功能并產(chǎn)生等時(shí)計(jì)價(jià)信號(hào)。擬使用有限次高速脈沖發(fā)生器向一組級(jí)聯(lián)的十進(jìn)制計(jì)數(shù)器提供不同費(fèi)率的計(jì)價(jià)脈沖,根據(jù)里程計(jì)價(jià)信號(hào)、等時(shí)計(jì)價(jià)信號(hào)、停車開關(guān)狀態(tài)、當(dāng)前計(jì)費(fèi)結(jié)果等信號(hào),綜合考慮,挑選適合次數(shù)的計(jì)價(jià)脈沖,從而實(shí)現(xiàn)不同條件的不同計(jì)費(fèi)。顯示模塊由實(shí)驗(yàn)箱上的四個(gè)七段數(shù)碼管、程序編寫的一個(gè)七段數(shù)碼管譯碼器程序組成。啟動(dòng)Start起步價(jià):3元3公里以內(nèi)超出3公里按2元/公里停車等待時(shí)按1元/20秒
點(diǎn)擊復(fù)制文檔內(nèi)容
語文相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1