基于cpld的汽車尾燈控制器設(shè)計報告-展示頁
2025-06-27 14:11本頁面
【正文】 9。d4800000) Q = 1639。reg [15:0] Q。input sclk。b111111111。 if(led_r == 939。 assign led = led_r[7:0]。 input clk。五、實驗程序 module ledwater(led,clk)。拿出Altera ByteBlasterII下載電纜，并將此電纜的兩端分別接到PC機的打印機并口和QuickSOPC核芯板上的JTAG下載口上，打開電源，執(zhí)行下載命令，把程序下載到FPGA器件中，此時，即可在SmartSOPC實驗箱上看到流水燈。對該工程文件進行全程編譯處理，若在編譯過程中發(fā)現(xiàn)錯誤，則找出并更正錯誤，直至編譯成功為止。6）選擇目標器件并對相應(yīng)的引腳進行鎖定。4）。2）新建Verilog ，輸入程序代碼并保存，進行綜合編譯，若在編譯過程中發(fā)現(xiàn)錯誤，則找出并更正錯誤，直至編譯成功為止。更改F_DIV和F_DIV_WIDTH的參數(shù)值即可實現(xiàn)不同的分頻系數(shù)。 （2）int_div分頻模塊說明：int_div模塊是一個占空比為50%的任意整數(shù)分頻器。就可以實現(xiàn)LED流水燈。二、實驗內(nèi)容 本實驗的內(nèi)容是建立可用于控制LED流水燈的簡單硬件電路,要求在SmartSOPC實驗箱上實現(xiàn)LED1LED8發(fā)光二級管流水燈顯示。實驗二 流水燈實驗一、實驗?zāi)康?通過此實驗讓用戶進一步了解、熟悉和掌握CPLD/FPGA開發(fā)軟件的使用方法及Verilog HDL的編程方法。由于實驗箱上發(fā)光二極管共陽級，所以當相應(yīng)引腳輸出為低電平時，發(fā)光二極管亮。b10101010。 output[7:0] led。（3）查看編譯報告4）下載硬件設(shè)計到目標FPGA使用下載電纜連接實驗箱的JTAG口與主計算機，接通實驗箱電源。選擇Processing→Start Compilation 進行全程編譯，并改正出現(xiàn)的錯誤。（3）（4）添加引腳和其它基本單元（5）（6）器件和管腳的其它設(shè)置 將沒有用到的管腳設(shè)置為三態(tài)輸入。（2）從設(shè)計文件創(chuàng)建模塊a．在Project ，在彈出的對話框中單擊Set as Toplevel Entiy選項。 Synthesis 進行綜合編譯，也可使用工具欄的綜合編譯按鈕啟動編譯。2）QuartusII工程設(shè)計 （1）在Verilog HDL文件中編寫源程序a．在Project ，在彈出的對話框中單擊Set as Toplevel Entiy選項。（2）建立圖形設(shè)計文件從File→New…打開新建文件對話框，選擇Block/Schematic 。四、實驗步驟1）使用QuartusII建立工程（1）打開QuartusII軟件并建立工程從File→New Project Wizard…來建立新的工程。做為輸出口時，F(xiàn)PGA的I/O口可以吸收最大為24mA的電流，可以直接驅(qū)動發(fā)光二極管LED等器件。三、實驗原理FPGA器件同單片機一樣，為用戶提供了許多靈活獨立的輸入/輸出I/O（單元）。二、實驗內(nèi)容 本實驗的內(nèi)容是建立可用于控制LED亮/滅的簡單硬件電路，要求點亮SmartSOPC實驗箱上的4個發(fā)光二極管（LEDLEDLED5和LED7）。實驗一 應(yīng)用QartusII完成點亮LED設(shè)計一、實驗?zāi)康耐ㄟ^此實驗讓用戶逐步了解、熟悉和掌握FPGA開發(fā)軟件QuartusII的使用方法及Verilog HDL的編程方法。本實驗力求以詳細的步驟和講解讓讀者以最快的方式了解EDA技術(shù)開發(fā)以及軟件的使用，從而快速入門并激起讀者對EDA技術(shù)的興趣。具體包括：1）使用QuartusII建立工程；2）QuartusII工程設(shè)計；3）設(shè)置編譯選項并編譯硬件系統(tǒng)；4）下載硬件設(shè)計到目標FPGA；5）觀察LED的狀態(tài)。FPGA每個I/O口可以配置為輸入、輸出、雙向I/O、集電極開路和三態(tài)門等各種組態(tài)。所以只要正確分配并鎖定引腳后，在相應(yīng)的引腳上輸出低電平“0”，就可實現(xiàn)點亮該發(fā)光二極管的功能。工程向?qū)υ捒蛑饕ǎ?、名稱和頂層實體。（本次實驗涉及芯片為Cyclone系列的EP1C6Q240C8）。（3）建立文本編輯文件從File→New…打開新建文件對話框，選擇Verilog HDL ?！鶶tart→Start Analysis amp。，則找出并改正錯誤，直到編譯成功。b．在File→Create/Updata項選擇Create Symbol File for Current file ，單擊確定。3）設(shè)置編譯選項并編譯硬件系統(tǒng)（1）設(shè)置編譯選項（2）編譯硬件系統(tǒng)在Project ，在彈出的對話框中單擊Set as Toplevel Entiy選項。出現(xiàn)的警告信息忽略不計。5）觀察LED的狀態(tài)五、實驗程序 module led(led)。 assign led = 839。 endmodule六、結(jié)果分析 觀察LED的狀態(tài)，LED1，LED3，LED5，LED7，四個發(fā)光二極管亮?？梢孕薷某绦蛑械腶ssign語句中的led的取值，實現(xiàn)將不同位置的led燈的點亮。學(xué)習(xí)簡單時序電路的設(shè)計和硬件測試。三、實驗原理 （1）在LED1LED8引腳上周期性的輸出流水數(shù)據(jù)，如原來輸出的數(shù)據(jù)是11111100則表示點亮LEDLED2，流水一次后，輸出的數(shù)據(jù)應(yīng)該為11111000，而此時則應(yīng)點亮LED1LED3三個LED發(fā)光二級管。為了觀察方便，流水速率最好在2Hz左右。輸入時鐘為clock，輸入時鐘為clk_out。 （3）系統(tǒng)框圖如下：四、實驗步驟1）啟動QuartusII建立
外語相關(guān)推薦
鄂ICP備17016276號-1