半導(dǎo)體集成電路習(xí)題答案-展示頁
2025-06-16 16:48本頁面
【正文】 電路可實(shí)現(xiàn)何種邏輯運(yùn)算?答：(2) 設(shè) , , ， 輸入高電平為 ，輸入低電平為 。(1) 當(dāng) 時(shí)，欲使=，驅(qū)動(dòng)管應(yīng)取何尺寸?答： 有一E/D NMOS反相器，若 =2V, =2V, =25,=5V。答： ，B的邏輯關(guān)系，并說明為什么輸出級(jí)一定要用有源泄放電路。答：（1）導(dǎo)通態(tài)（輸出為低電平） ， ， ， ， ， ， ， ， ， ， ， ， （2）截止態(tài)（輸出為高電平） ， ， ， ， ， ，與有關(guān) ，試計(jì)算輸出管 的集電極串聯(lián)電阻的最大值 ,max是多少?答：24 ，并寫出F，F(xiàn)′的邏輯表達(dá)式。試問這個(gè)器件合格嗎?上機(jī)使用時(shí)有什么問題? 答：不合格。（ 及己知）第3章 集成電路中的無源元件 復(fù) 習(xí) 思 考 題 設(shè)計(jì)一個(gè)4kΩ的基區(qū)擴(kuò)散電阻及其版圖。 試設(shè)計(jì)一個(gè)單基極、單發(fā)射極和單集電極的輸出晶體管，要求其在20mA的電流負(fù)載下，≤，請(qǐng)?jiān)谧鴺?biāo)紙上放大500倍畫出其版圖。 提示：先求截錐體的高度 然后利用公式： ， 注意：在計(jì)算W、L時(shí), 應(yīng)考慮橫向擴(kuò)散。第1章 集成電路的基本制造工藝 一般TTL集成電路與集成運(yùn)算放大器電路在選擇外延層電阻率上有何區(qū)別?為什么? 答：集成運(yùn)算放大器電路的外延層電阻率比一般TTL集成電路的外延層電阻率高。第2章 集成電路中的晶體管及其寄生效應(yīng)復(fù) 習(xí) 思 考 題 利用截錐體電阻公式，計(jì)算TTL“與非”門輸出管的，所示。 伴隨一個(gè)橫向PNP器件產(chǎn)生兩個(gè)寄生的PNP晶體管，試問當(dāng)橫向PNP器件在4種可能的偏置情況下，哪一種偏置會(huì)使得寄生晶體管的影響最大? 答：當(dāng)橫向PNP管處于飽和狀態(tài)時(shí)，會(huì)使得寄生晶體管的影響最大。給出設(shè)計(jì)條件如下：
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1