【正文】 價(jià)格相對(duì)較高； FPGA/CPLD的基本結(jié)構(gòu) FPGA器件從 1985年出現(xiàn)以來得到迅速發(fā)展，其密度、速度、功能、結(jié)構(gòu)等都有了很大改進(jìn)，但其基本結(jié)構(gòu)大體相同。 3 Flash based FPGA: 技術(shù)難度最高的 FPGA，邏輯單元和布線通道的編程單元為 Flash Cell，通過這些 Flash Cell配置成 0或 1來實(shí)現(xiàn)不同的邏輯功能。各自的 45nm/40nm工藝的產(chǎn)品也已經(jīng)量產(chǎn)。 基于工藝的 FPGA 從工藝實(shí)現(xiàn)的角度， FPGA主要可以分為基于 SRAM的 FPGA，基于 Flash的 FPGA和基于反熔絲的 FPGA： based FPGA: 最流行的 FPGA，邏輯單元和布線通道的編程單元為 SRAM Cell，通過這些 SRAM Cell配置成 0或 1來實(shí)現(xiàn)不同的邏輯功能； SRAM based FPGA采用標(biāo)準(zhǔn)的 CMOS工藝，可以隨著工藝的更新不斷地提高集成度，提高性能和降低功耗。如數(shù)字電視調(diào)制器、視頻采集系統(tǒng) FPGA的基本組成部分有可編程輸入 /輸出單元、基本可 編程邏輯單元、嵌入式塊 RAM、豐富的布線資源、底層嵌入功能單元、內(nèi)嵌專用硬核等。 它 一般 采用 SRAM工藝 ，也有一些專用器件采用Flash工藝或反熔絲（ AntiFuse）工藝 等。如 dsp人機(jī)接口模塊設(shè)計(jì)，高速數(shù)據(jù)采集系統(tǒng) CPLD的主要器件供應(yīng)商有 Altera、 lattice和 Xilnx等。 CPLD一般也采用 E2CM0S工藝，也有少數(shù)廠家采用Flash工藝，其基本結(jié)構(gòu)由可編程 I/O單元，基本邏輯單元、布線池和其他輔助功能模塊構(gòu)成。目前比較大的 GAL器件供應(yīng)商主要是 Lattice半導(dǎo)體。 優(yōu)點(diǎn)：低功耗、低成本、高可靠性、軟件可編程、可重復(fù)更改。 (l) PAL/GAL PAL： Programmable Array Logic，即可編程陣列邏輯； GAL： Generic Array Logic，即通用可編程陣列邏輯。（ FPGA CPLD） 第 4 階段：從 20 世紀(jì) 90 年代末到目前（ SOPC 和 SOC ） 可編程邏輯器件分類 廣義上講． PLD是廠家作為一種通用型器件生產(chǎn)的 半定制電路，可編程邏輯器件是指 一切 通過軟件手段 更改、配置器件內(nèi)部連接結(jié)構(gòu)和邏輯單元 ，完成既定 設(shè)計(jì)功能的數(shù)字集成電路。 (PROM EPROM， EEPROM,PLA） 第 2 階段：從 20 世紀(jì) 70 年代中到 80 年代中。第一章 FPGA/CPLD簡介 主要內(nèi)容 ⊙ 可編程邏輯設(shè)計(jì)技術(shù)簡介； ⊙ FPGA/CPLD的基本結(jié)構(gòu)； ⊙ FPGA/CPLD的設(shè)計(jì)流程； ⊙ FPGA/CPLD的常用開發(fā)工具； ⊙ 下一代可編程邏輯設(shè)計(jì)技術(shù)展望 可編程邏輯設(shè)計(jì)技術(shù)簡介 在討論可編程邏輯器件發(fā)展簡史的基礎(chǔ)上簡述目前常用的可編程邏輯器件的分類。 可編程邏輯器件的基本思想 可編程邏輯器件的發(fā)展可以劃分為 4 個(gè)階段 : 第 1 階段：從 20 世紀(jì) 70 年代初到 70 年代中。（ PAL GAL） 第 3 階段：從 20 世紀(jì) 80 年代到 90 年代末。 目前常用的可編程邏輯鑒 件主要有簡單的邏輯陣列（ PAL/GAL）、復(fù)雜可編程 邏輯器件（ CPLD）和現(xiàn)場(chǎng)可編程邏輯陣列 （ FPGA）等 3大類。 PAL/GAL是早期可編程邏輯器件的發(fā)展形式，其特點(diǎn)是 大多基于 E2CM0S工藝 ，結(jié)構(gòu)較為簡單，可編程邏輯單元 多為與、或陣列 ，可偏程單元密度較低，僅能適用于某些簡單的數(shù)字邏輯電路。 多用于譯碼和驅(qū)動(dòng)，如步進(jìn)電機(jī)控制器。 (2) CPLD CPLD： Complex Programmable Logic Device，即復(fù)雜的可編程邏輯器件。 CPLD一般可以完成設(shè)計(jì)中較復(fù)雜、較高速度的邏輯功能，如接口轉(zhuǎn)換、總線控制等。 (3) FPGA FPGA： Field Programmable Gate Array，即現(xiàn)場(chǎng)可編程邏輯陣列。 FPGA的集成度很高， 其集成密度從數(shù)萬系統(tǒng)門到數(shù)千萬系統(tǒng)門不等 ，可以完成極其復(fù)雜的時(shí)序與組合邏輯電路功能，適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域。 FPGA的主要器件供應(yīng)商有 Xilinx、 Altera、 Lattice、Actel和 Atmel等。而且可以采用最新的工藝提供最先進(jìn)的產(chǎn)品，如已量產(chǎn)的 65nm產(chǎn)品有： Altera的 CycloneIII和 StratixIII，Xilinx的 Virtex5系列產(chǎn)品。 SRAM based FPGA的主要特點(diǎn)是： 無窮次可編程 集成度高，容量大，性能高，功耗相對(duì)較大； 揮發(fā)，需要外部配置 ROM； 2 Antifuse based FPGA:邏輯單元和布線通道的編程單元為 Antifuse Cell，通過 Antifuse Cell的“燒通”來實(shí)現(xiàn)不同的邏輯功能；主要特點(diǎn)如下： 一次編程； 非揮發(fā)，保密性最好； 抗輻射性能好。具備了反復(fù)擦寫和掉電后內(nèi)容非易失特性，因此具有 sram的靈活性和反熔絲結(jié)構(gòu)的可靠性。 FPGA的基本結(jié)構(gòu) 簡化的 FPGA基本由 6部分組成，分別為可編程輸入 /輸出單元、基本可編程邏輯單元、嵌入式塊 RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等 每個(gè)單元的基本概念介紹如下 （ l）可編程輸入 /輸出單元 可編程輸入 / 輸出單元簡稱 I/O 單元，是芯片與外界電路的接口部分，完成不同電氣特性下對(duì)輸入 / 輸出信號(hào)的驅(qū)動(dòng)與匹配要求。通過軟件的靈活配置，可適配不同的電氣標(biāo)準(zhǔn)與 I/O 物理特性，可以調(diào)整驅(qū)動(dòng)電流的大小，可以改變上、下拉電阻。 (2） 基本可編程邏輯單元 基本可編程邏輯單元是可編程邏輯的主體，可以根據(jù)設(shè)計(jì)靈活地改變其內(nèi)部連接與配置，完成不同的邏輯功能。 FPGA內(nèi)部查找表一般為 4輸入，查找表一般完成純組合邏輯功能。 FPGA一般依賴寄存器完成同步時(shí)序邏輯設(shè)計(jì)。 例如， Altera可編程邏輯單元通常被稱為 LE（ Logic Element，邏輯單元），由一個(gè) Register加一個(gè) LUT構(gòu)成。 Xilinx可編程邏輯單元叫 Slice： 2LC （ Logic Cell，邏輯單元） +共用邏輯 每個(gè) LC都由一個(gè) Register加上一個(gè) LUT組成， 共用邏輯，可以完成 LC之間的配合與級(jí)聯(lián)。 3）嵌入式塊 RAM 塊 RAM 可被配置為單端口 RAM、雙端口 RAM、偽雙端口 RAM、內(nèi)容地址存儲(chǔ)器 (CAM) 以及 FIFO 等常用存儲(chǔ)結(jié)構(gòu)。 CAM 存儲(chǔ)器在路由的地址交換器中有廣泛的應(yīng)用。 FIFO一般用于不同時(shí)鐘域之間的數(shù)據(jù)傳輸。 芯片內(nèi)部塊 RAM 的數(shù)量也是選擇芯片的一個(gè)重要因素。 （ 5）底層內(nèi)嵌功能單元 內(nèi)嵌功能模塊主要指 DLL(Delay Locked Loop)、 PLL(P