fpga應(yīng)用篇ppt課件-展示頁(yè)
2025-05-12 18:38本頁(yè)面
【正文】 A技術(shù)實(shí)用教程 》 科學(xué)出版社 30%實(shí)驗(yàn)過(guò)程檢查， 30%珍惜每一次實(shí)驗(yàn)考查形式：平時(shí)出勤、作業(yè)， 保證上課出勤關(guān)于教材廣泛閱讀，培養(yǎng)興趣8章怎么學(xué)？7章熟習(xí)專(zhuān)業(yè)領(lǐng)域及行業(yè)中如何應(yīng)用 了解可編程邏輯器件工作原理以及學(xué)會(huì)使用一種硬件描述語(yǔ)言， 2章包括：熟練掌握至少一種工具軟件開(kāi)發(fā)環(huán)境， EDA技術(shù)的主要內(nèi)容實(shí)現(xiàn)載體：大規(guī)?？删幊踢壿嬈骷? （ PLD:Programmable Logic Device）描述方式：硬件描述語(yǔ)言 （ HDL:Hard descripation Lauguage) VHDL、 Verlog HDL等設(shè)計(jì)工具：開(kāi)發(fā)軟件、開(kāi)發(fā)系統(tǒng)硬件驗(yàn)證：實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)EDA技術(shù)是：一系列工具軟件與硬件（芯片）的集合；一個(gè)融合了多學(xué)科最新成果的新技術(shù)；代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向 Automation）的縮寫(xiě) 本課程要學(xué)什么？怎樣學(xué)？前言（課程簡(jiǎn)介）EDA是什么？EDA是 電子設(shè)計(jì)自動(dòng)化 （ Electronic——FPGA應(yīng)用篇《 EDA技術(shù) 》第一講 電子設(shè)計(jì)自動(dòng)化應(yīng)用技術(shù)EDA技術(shù)概述EDA是什么？ DesignEDA的廣義定義范圍包括：半導(dǎo)體工藝設(shè)計(jì)自動(dòng)化；可編程器件設(shè)計(jì)自動(dòng)化；電子系統(tǒng)設(shè)計(jì)自動(dòng)化；印刷電路板設(shè)計(jì)自動(dòng)化；仿真與測(cè)試、故障診斷自動(dòng)化；形式驗(yàn)證自動(dòng)化。以上各部分統(tǒng)稱(chēng)為 EDA工程EDA技術(shù)的狹義定義：以 大規(guī)?？删幊踢壿嬈骷?為設(shè)計(jì)載體，以 硬件描述語(yǔ)言 為邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)模可編程器件的 開(kāi)發(fā)工具軟件 及 實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具，自動(dòng)完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的編譯、化簡(jiǎn)、分割、綜合及優(yōu)化、布局布線、仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T(mén)多學(xué)科融合的新技術(shù)。；工程師設(shè)計(jì)電子系統(tǒng)進(jìn)行工程應(yīng)用的實(shí)現(xiàn)方式之一；現(xiàn)代電子信息技術(shù)專(zhuān)業(yè)人才必備能力之一；大學(xué)生就業(yè)的一塊敲門(mén)磚；……本課程要學(xué)什么？掌握 EDA技術(shù)基本知識(shí)， 4章 6章硬件電路設(shè)計(jì)方面的相關(guān)知識(shí) 6章了解現(xiàn)代電子電路設(shè)計(jì)發(fā)展新技術(shù) 教與學(xué)的關(guān)系 多動(dòng)手，勤實(shí)踐幾點(diǎn)要求按時(shí)獨(dú)立完成課后作業(yè)《 EDA技術(shù)及應(yīng)用 》 清華大學(xué)出版社 《 數(shù)字系統(tǒng)設(shè)計(jì)與 Verilog電子工業(yè)出版社 《 硬件描述語(yǔ)言 VHDL教程（基礎(chǔ)篇 EDA技術(shù)發(fā)展的三個(gè)階段1）、早期電子 CAD階段20世紀(jì) 70年代，屬 EDA技術(shù)發(fā)展初期。典型設(shè)計(jì)軟件如 Tango布線軟件。20世紀(jì) 80年代初，出現(xiàn)了低密度的可編程邏輯器件（PAL_ProgrammableLogicArray 80年代后期， EDA工具已經(jīng)可以進(jìn)行初級(jí)的設(shè)計(jì)描述、綜合、優(yōu)化和設(shè)計(jì)結(jié)果驗(yàn)證。具有較強(qiáng)抽象描述能力的硬件描述語(yǔ)言 (VHDL、 Verilog HDL)及高性能綜合工具的使用，使過(guò)去單功能電子產(chǎn)品開(kāi)發(fā)轉(zhuǎn)向系統(tǒng)級(jí)電子產(chǎn)品開(kāi)發(fā)（即 SOC_ System On a Chip： 單片系統(tǒng)、或片上系統(tǒng)集成 ）。使電子設(shè)計(jì)成果以自主知識(shí)產(chǎn)權(quán)的方式得以明確表達(dá)和確認(rèn)成為可能；216。216。EDA使得電子領(lǐng)域各學(xué)科的界限更加模糊，更加互為包容；2 EDA技術(shù)及其發(fā)展（續(xù)）216。基于 EDA工具的 ASIC設(shè)計(jì)標(biāo)準(zhǔn)單元已涵蓋大規(guī)模電子系統(tǒng)及 IP核模塊；216。SoC高效低成本設(shè)計(jì)技術(shù)的成熟。 EDA技術(shù)應(yīng)用領(lǐng)域 通信工程 寬帶、無(wú)線高速運(yùn)算，信息處理多媒體技術(shù) 傳統(tǒng)設(shè)計(jì)方法： 自下而上 （ Bottom up)的 設(shè)計(jì)方法，是以固定功能元件為基礎(chǔ)，基于電 路板的設(shè)計(jì)方法。 1. 設(shè)計(jì)依賴(lài)于設(shè)計(jì)師的經(jīng)驗(yàn)。 3. 設(shè)計(jì)后期的仿真不易實(shí)現(xiàn)和調(diào)試復(fù)雜。 5. 設(shè)計(jì)實(shí)現(xiàn)周期長(zhǎng)，靈活性差，耗時(shí) 耗力，效率低下。其方案驗(yàn)證與設(shè)計(jì)、系統(tǒng)邏輯綜合、布局布線、性能仿真、器件編程等均由 EDA工具一體化完成。 自上而下是指將數(shù)字系統(tǒng)的整體逐步分解為各個(gè)子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)進(jìn)一步分解為更小的子系統(tǒng)和模快，層層分解，直至整個(gè)系統(tǒng)中各個(gè)子系統(tǒng)關(guān)系合理，并便于邏輯電路級(jí)的設(shè)計(jì)和實(shí)現(xiàn)為止。系統(tǒng)規(guī)格設(shè)計(jì)功能級(jí)描述功能級(jí)仿真邏輯綜合、優(yōu)化、布局布線定時(shí)仿真、定時(shí)檢查輸出門(mén)級(jí)網(wǎng)表ASIC芯片投片、 PLD器件編程、測(cè)試ASIC:Application Specific Integrated Circuits, PLD: Programmable Logic Devices傳統(tǒng)方法與 EDA方法比較： 傳統(tǒng)方法、器件 進(jìn)行仿真和調(diào)試 理圖 EDA方法 真和修改，發(fā)展趨 勢(shì)以 HDL描述文件為主 EDA技術(shù)極大地 降低硬件電路設(shè)計(jì)難度，提高設(shè)計(jì)效率， 是電子系統(tǒng)設(shè)計(jì)方法的質(zhì)的飛躍。電路設(shè)計(jì)與仿真工具： SPICE/PSPICE； multiSIM7（ EWB）；Matlab； SystemViewDXP)、 OrCAD、 Viewlogic、PSDCadence的 poserviewlogic的 viewdrawModel③ 綜合工具 Synopsys的 Design④ 布局和布線 PLD設(shè)計(jì)工具：其它 EDA軟件 ： Altera公司工具： MAX+plusII和 Q
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1