【正文】 輸出高電平 UOH()、輸出低電平 UOL()， 關(guān)門電平 UOFF(1V)， 開門電 電平 UON()， 輸入高電平噪聲容限UNL=UOFF－ UIL， 輸入低電平電流 IIL()， 扇出系數(shù) NO(NO越大帶負(fù)載能力越強 )等。其中 74LS00中包含四個 2輸入的與非門； 74LS20包括 兩個 4輸入的與非門。 amp。 amp。 amp。 EN amp。 總線 （ BUS） D1 amp。這樣，總線將輪流 接受來自各個三態(tài)門的輸出信號。 利用三態(tài)門可以實現(xiàn)總線結(jié)構(gòu) 圖示為三態(tài)門總線結(jié)構(gòu)圖。 由于電路在 EN=1時輸出有高、低電平兩種狀態(tài)；在 EN=0時輸出為高阻態(tài)，共呈三種狀態(tài)，因此稱為三態(tài)門。 三態(tài)門電路分析 三態(tài)門控制端 EN=0(有效態(tài) )時，控制端行使控制權(quán)，此時 T1飽和，其基極電位約為 1V，使 T T5截止，同時 D2導(dǎo)通使T T4也截止。 ＋ UC 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 3)三態(tài)門 三態(tài)門與普通 TTL與非門相比，只是多出了一個電阻和兩個二極管。 RC ＋ 12V OC門還可以用來 驅(qū)動指示燈、 繼電器 等，如左圖所示電路。 OC門還可用于 數(shù)字系統(tǒng)接口部分的電平轉(zhuǎn)換。 C D F2 amp。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 R1 A B R2 +5V T1 T2 R3 T5 F RC +UC 當(dāng) OC門輸入全為高時， T2和 T5導(dǎo)通飽和，輸出 F為低電平 OC門輸入有一個為低時， TT5截止，輸出 F為高電平 UC UC OC門同樣可實現(xiàn) 與非 功能 OC門的邏輯電路圖符號 A B F amp。 UON 輸出低電平 UOFF 關(guān)門電平 開門電平 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 2)集電極開路的 TTL與非門 (OC門 ) 去掉普通 TTL與非門中的 T T4管，讓 T5管的集電極開路，即構(gòu)成 集電極開路的“與非”門 。 典型值為 。 典型值 ③ 關(guān)門電平 UOFF：輸出為 ，所對應(yīng)的輸入電壓稱為關(guān)門 電平 UOFF。 典型值 TTL與非門的 外特性 和 主要參數(shù) U0H UIL U0L UIH A B C D E u0/V ui/V 1 2 3 1 2 3 4 TTL與非門參數(shù)的測試要在一定條件下進 行，一般要遵守的原則有：不用的輸入端 應(yīng)懸空 (懸空端子為高電平“ 1”)；輸出高電 平時不帶負(fù)載；輸出低電平時輸出端應(yīng)接 規(guī)定的灌電流負(fù)載。 倒置情況下， T1可 向 T2基極 提供較大電流。因 R2和 IB3都很小，均可忽略不計，所以與非門輸出端 F點的電位： VF＝ UCC－ IB3R2－ UBE3－ UBE4≈5－ 0－ － ≈ 實現(xiàn)了 有 0出 1的 與非 功能 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 ② 輸入端全部為高電平時的工作情況： R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 由“ 地 ”經(jīng) T T5管的發(fā) 射結(jié)電位升至 ，經(jīng) T1集電結(jié)升為 。 1V 5V 顯然 T1的集電 結(jié)反偏，導(dǎo)致 T T5截止。由于采用了推挽輸出 (又稱圖騰輸出 )，該電路不僅增強了帶負(fù)載能力，還提高了 工作速度。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 輸出級由晶體管 T T4和 T5， 電阻 R4和 R5組成推拉式的互補輸 出電路。中間級又稱為倒相極， 其作用是從 T2的集電極和發(fā)射極 同時輸出兩個相位相反的信號，作為輸出極里的三極管 T3和 T5的 驅(qū)動信號，同時控制輸出級的 T T5管工作在截然相反的兩個狀 態(tài)，以滿足輸出級互補工作的要求。 Tl的引入，不但加快了晶體管 T2儲存電荷 的消散，提高了 TTL與非門的工作速度，而且實現(xiàn) “與”邏輯 作用。所謂多發(fā)射極晶體管， 可看作由多個晶體管的集電極和基 極分別并接在一起，而發(fā)射極作為邏輯門的輸入端。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 (1) TTL集成電路 邏輯電路的輸入端和輸出端都采用了半導(dǎo)體晶體管，稱之為 Transistor TransistorLogic(晶體管 晶體管 邏輯電路 )， 簡稱為 TTL， TTL集成邏輯門是目前應(yīng)用最廣泛的集成電路。集成門電路與分立元件的門電路相比，不但體積小、重量輕、功耗小、速度快、可靠性高、而且成本較低、價格便宜，十分方便于安裝和調(diào)試。隨著電子技術(shù)的飛速發(fā)展及集成工藝的規(guī) ?；a(chǎn)，目前分立元件門電路已經(jīng)被集成門電路所替代。其邏輯功能： 相同出 1，相異出 0。 由異或門真值表可看出，其邏輯功能可描述為： 相同出 0，相異出 1。 A B F ≥1 amp。 A B 兩個與門、一個或門和一個非門構(gòu)成 與或非門 與門 非門 與或非門 的邏輯電路圖符號 F2 amp。 A B 與非門 的邏輯電路圖符號 B A F 0 0 1 1 0 1 0 1 1 1 1 0 與非門的邏輯函數(shù)式為 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 (2) “或非”門 BAF ??顯然，或非門電路的邏輯功能為： 有 1出 0；全 0出 1 或非門真值表 F ≥1 A B 1 F 一個或門和一個非門構(gòu)成 或非門 或門 非門 F ≥1 A B 或非門 的邏輯電路圖符號 B A F 0 0 1 1 0 0 0 1 0 1 1 0 或非門的邏輯函數(shù)式為： 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 (3) “與或非”門 CDABF ??邏輯功能： 與門中只要有 1個輸出為 1， F即為 0； 兩個與門輸出均為 0時， F全為 1。 (1) “與非”門 ABF ?顯然，與非門電路的邏輯功能為： 有 0出 1；全 1出 0 與非門真值表 F amp。 3V 飽和導(dǎo)通 0V+UCC 截止不通 由圖可看出，一個 “ 非 ” 門的輸入端 只有一個 ，輸出端也只有一個。 “或 ” 門邏輯電路圖符號 F ≥1 A B 注意： 電路中二極管的極性畫法 和與門電路的區(qū)別，所有管子都 是按照理想二極管處理的。 ① 輸入中只要有一個為高電平 3V時，串接其上的二極管則迅速導(dǎo)通，輸出 F將被鉗位到高電平 1；其余為低電平的輸入端，其端子上串接的二極管呈 截止態(tài) 。 A B 注意： 分析過程中與門電路 輸入 端上串接的二極管，都是按理想 二極管處理的，即導(dǎo)通后管壓降 為 0V(實際硅管 ，鍺管 )。 ② 輸入全部為高電平 3V時，輸入 端上串接的二極管同時導(dǎo)通，輸 出 F被鉗位在高電平“ 1”。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 D1 A D2 B ＋ UCC R F “與 ” 門電路 一個 “ 與 ” 門的 輸入端 至少為兩個，輸出端 只有一個。目前電子工業(yè)的飛速發(fā)展和 集成電路的日新月異，分立元件門電路幾乎都被集成門 電路所取代。能夠?qū)崿F(xiàn)上述邏輯關(guān) 系的基本邏輯門相應(yīng)為 與門 、 或門 和 非門 。電子技術(shù)基礎(chǔ) 章目錄 基本邏輯門電路 組合邏輯電路的分析與設(shè)計 常用的組合邏輯電路器件 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 門電路是構(gòu)成組合邏輯電路的基本單元，學(xué)習(xí)中注意理解各種基本邏輯門的工作原理和邏輯功能；熟悉組合邏輯電路的幾種描述方法；掌握組合邏輯電路的分析步驟和方法；了解各類常用的中規(guī)模集成邏輯部件的功能、工作原理及應(yīng)用。 學(xué)習(xí)目的與要求 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 基本邏輯門電路 1. 基本邏輯門 最基本的邏輯關(guān)系只有三種，就是我們在第 4章向大家 介紹的與邏輯、或邏輯和非邏輯。 （ 1) “與”門 當(dāng)門電路用二極管、晶體管和電阻等分立元件構(gòu)成 時，稱為分立元件門電路。但是，為了更好地理解和掌握基本邏輯門 電路的工作原理和邏輯功能，我們?nèi)杂梅至⒃拈T電 路剖析基本邏輯門的電路組成及邏輯功能。 ① 輸入中只要有一個為低電平 0時，該低電平二極管就會迅速導(dǎo)通，輸出 F將被鉗位到低電平 0；其余為高電平的輸入端，其端子上串接的二極管呈 截止態(tài) 。 “與 ” 門邏輯電路圖符號 F amp。 0V 3V 反偏截止！ 3V 3V 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 （ 2) “或”門 D1 A D2 B － UCC R F “或 ” 門電路 一個 “ 或 ” 門的 輸入端也是 至少為兩個，其 輸出端 只有一個。 ② 輸入全部為低電平 0時，輸入 端上串接的二極管同時導(dǎo)通，輸 出 F被鉗位在低電平“ 0”。 3V 0V 3V 反偏截止！ 0V 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 （ 3) “非”門 T RC － UBB +UCC RB1 RB2 A F “非 ” 門電路 輸入變量 A 為高電平 3V時，三極管飽和導(dǎo)通， ICRC≈ +UCC，因此輸出 F為低電平 ； 當(dāng)輸入變量 A 為低電平 0V時， 三極管截止，輸出 F ≈ +UCC，顯 然為高電平 +UCC。 “非 ” 門邏輯路圖符號 F 1 A 非 符號 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 2. 復(fù)合門電路 為提高二極管和晶體管的應(yīng)用范圍，常把 與 門、 或 門和 非 門按照一定形式組合起來，構(gòu)成各種 復(fù)合 門電路。 A B 1 F 一個與門和一個非門構(gòu)成 與非門 與門 非門 F amp。 F1 amp。 C D 與門 或門 amp。 C D F3 ≥1 1 F 或非門的邏輯函數(shù)式為： 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 (4) “異或”門 F =1 A B 異或門 圖符號 F =1 A B 異或門是一個只有 兩輸入、一輸出 的邏輯門電路。 同或門 圖符號 顯然，同或門是異或 門的非。 異或門真值表 B A F 0 0 0 1 0 1 0 1 1 1 1 0 (5) “同或”門 同或門真值表 B A F 0 0 1 1 0 0 0 1 0 1 1 1 BAABBAF ????異或門邏輯式 ????? BABAABF同或門邏輯表達式 A ☉ B 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 3. 集成門電路 分立元件構(gòu)成的門電路，不但元件多體積 大，而且連線和焊點也太多，因而造成電路 的可靠性較差。 采用半導(dǎo)體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路，這種特殊的工藝稱為集成。 按導(dǎo)電類型和開關(guān)元件的不同，集成門電路可分為雙極型集成邏輯門和單極型集成邏輯門兩大類。 R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 1)TTL與非門 輸入級 中間級 輸出級 TTL與非門內(nèi)部電路組成結(jié)構(gòu)圖 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω