【文章內(nèi)容簡介】 BF ??3 ABBABAF ?? 2相應(yīng)邏輯表達(dá)式 根據(jù)邏輯圖寫出相應(yīng)邏輯式 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 3化簡邏輯式 B A F 0 0 0 1 0 1 0 1 1 1 1 0 4列出真值表 由真值表可看出：輸入 AB相同時(shí)，輸出為 0；輸入 AB相異時(shí)，輸出為 1。顯然，這是一個(gè)異或門電路，具有 異或功能 。 5指出邏輯功能 應(yīng)用代數(shù)法化簡邏輯函數(shù)式 ABBABBABBAAABABABAABABBABAABBABAF???????????????)()( … 應(yīng)用了反演律 … 還是應(yīng)用了反演律 … 應(yīng)用了分配律 … 應(yīng)用了吸收律，得到最簡形式。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 化簡 A B C F amp。 amp。 amp。 amp。 2 1F2F3FFABF ?1BCF ?2CAF ?3 3 CABCAB CABCABF ??? ???ACBCABFFFF 321 ??A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 4 5 1 當(dāng)輸入 A、 B、 C中有 2個(gè)或 2個(gè)以上 為 1時(shí)，輸出 F就為 1，否則輸出 F為 0。 若輸入是裁判，輸出是裁定結(jié)果，顯 然該電路是一個(gè)多數(shù)表決器。 分析下圖所示組合電路的功能。 應(yīng)用了反演律 寫出邏輯真值表 由真值表數(shù)據(jù)分析 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 F 3 ≥ 1 ≥ 1 1 1 A B C F F 1 F 2 ≥ 1 CBAF ???1ABBABACABBACABBCBABBACBABBACBAF?????????????????????)(BBACBABFFFF ?????????? 213分析下圖所示組合電路的功能。 BAF ??2BFFF ??? 213 1 2 3 應(yīng)用了反演律 應(yīng)用了吸收律 由最簡式可直接看出： 電路輸出只與輸入 AB有 關(guān)，且具有 與非 功能。 步驟 4可省略 ！ 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 A BC 00 01 0 1 11 10 1 1 1 1 1 1 A B 由最簡邏輯函數(shù)式可知，電路的輸出 F只與輸入 A、 B 有關(guān)，而與輸入變量 C無關(guān)，且 F和 A、 B的邏輯關(guān)系為： 有 0出 1，全 1出 0，即具有對(duì) AB的 與非功能 ！ BBACBABFFFF ?????????? 213也可應(yīng)用卡諾圖對(duì)該函數(shù)式進(jìn)行化簡： 用卡諾圖化簡之前應(yīng)找出該邏輯函數(shù)具有的所有最小項(xiàng)： BBACBABBACBAF ?????????用卡諾圖化簡： ABBAF ???電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 1. 分析下圖所示邏輯電路的功能： A B 1 amp。 F ≥1 1 amp。 BABABAF ???? 2. 分析下圖所示邏輯電路的功能。 A B F ≥1 ≥1 ≥1 ≥1 BABABABBAABABBAABAF??????????????)()(同或 功能 同或 功能 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 2. 組合邏輯電路的設(shè)計(jì) 根據(jù)給定的邏輯功能，畫出實(shí)現(xiàn)該功能的邏輯電路的過程稱為組合邏輯電路的設(shè)計(jì) 。 用與非門設(shè)計(jì)一個(gè)交通報(bào)警控制電路。交通信號(hào)燈有黃、綠、紅 3種， 3種燈分別單獨(dú)工作或黃、綠燈同時(shí) 工作時(shí)屬正常情況，其他情況均屬故障，出現(xiàn)故障時(shí)輸出報(bào)警信號(hào)。要求用 與非門 組成電路。 設(shè)黃、綠、紅三燈分別用輸入變量 A、 B、 C表示， 燈亮 時(shí)為工作，其值為“ 1”， 燈滅 時(shí)為不工作，其值 為“ 0”；輸出報(bào)警信號(hào)用 F表示，正常工作時(shí) F值為“ 0”，出現(xiàn)故障時(shí) F值為“ 1”。 根據(jù)上述假設(shè)，我們可根據(jù)題目要求，首先把電路的功能真值表表列寫出來。 1 確定邏輯函數(shù)與變量關(guān)系 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 A B C F A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 1 2列出相應(yīng)真值表 ABCCBABCACBAF ???? 3 列出邏輯函數(shù)式 BCACCBAF ???A BC 00 01 0 1 11 10 1 1 1 1 4 得出最簡式 用卡諾圖對(duì)上式進(jìn)行化簡： 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 BCACCBABCACCBAF ?????? A B C F amp。 amp。 amp。 amp。 1 1 1 5 畫出邏輯電路圖 顯然，組合邏輯電路 的設(shè)計(jì)步驟為： ① 據(jù)題意確定輸入、 輸出變量的邏輯形式； ② 列出相關(guān)真值表； ③ 寫出相應(yīng)邏 輯表達(dá)式； ④ 化簡邏輯式； ⑤ 根據(jù)最簡邏輯式畫出邏輯電 路圖。 應(yīng)用非非定律對(duì)邏輯式變換，找出輸出對(duì)輸入的 與非 關(guān)系： 對(duì)組合邏輯電路的設(shè) 計(jì)問題，不作深入要 求，學(xué)習(xí)者可根據(jù)需 要自己進(jìn)一步鞏固提 高。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 1. 分析圖示電路的邏輯功能 2. 試設(shè)計(jì)一個(gè)三變量的判奇電路。 BACA≥1 ≥1 =1 amp。 ≥1 amp。 amp。 C C B B F F1 F2 F3 F4 F5 F6 B和 C的 異或 功能 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 常用的組合邏輯電路器件 1. 編碼器 把若干個(gè) 0和 1按一定規(guī)律編排起來的過程稱為 編碼 。通 過編碼獲得的不同二進(jìn)制數(shù)的組合稱為 代碼 。代碼是機(jī)器 能夠識(shí)別的、用來表示某一對(duì)象或特定信息的數(shù)字符號(hào)。 十進(jìn)制編碼或某種特定信息的編碼難于用電路來實(shí)現(xiàn)， 數(shù)字電路中通常采用二進(jìn)制編碼或二 —十進(jìn)制編碼。二進(jìn) 制編碼是 將某種特定信息編成二進(jìn)制代碼的電路 ；二 —十 進(jìn)制編碼是 將十進(jìn)制的十個(gè)數(shù)碼編成二進(jìn)制代碼的電路 。 能實(shí)現(xiàn)把某種特定信息轉(zhuǎn)換為機(jī)器識(shí)別的二進(jìn)制代碼的 組合邏輯電路稱為 編碼器 。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 一位二進(jìn)制代碼有 0和 1兩種，可以用來表示 2個(gè)信息；兩 位二進(jìn)制代碼有四種組合，可以用來表示 4種信息；而 n位 二進(jìn)制代碼有 2n種組合，可以用來表示 2n個(gè)信息。這種二 進(jìn)制編碼在電路上較容易實(shí)現(xiàn)。 (1)10線 —4線優(yōu)先編碼器 在數(shù)字系統(tǒng)中，當(dāng)編碼器同時(shí)有多個(gè)輸入為有效時(shí)，常 要求輸出不但有意義，而且應(yīng)按事先編排好的優(yōu)先順序輸 出，即要求編碼器只對(duì)其中優(yōu)先權(quán)最高的一個(gè)輸入信號(hào)進(jìn) 行編碼，具有此功能的編碼器稱為 優(yōu)先編碼器 。 優(yōu)先編碼器電路中，允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)。 只不過優(yōu)先編碼器在設(shè)計(jì)時(shí)已經(jīng)將所有的輸入信號(hào)按優(yōu)先 順序排了隊(duì)，當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，優(yōu)先編碼器只 對(duì)其中優(yōu)先權(quán)最高的一個(gè)輸入信號(hào)實(shí)行編碼。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 74LS147編碼器的管腳排列圖及邏輯符號(hào) 10線 —4線優(yōu)先編碼器是將十進(jìn)制數(shù)碼轉(zhuǎn)換為二進(jìn)制代碼的組合邏輯電路。常用的集成芯片有 74LS147等。 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 AIIIIDU 1234CC 空腳G N D 98765 BCIIIII74LS147 74LS147優(yōu)先編碼器是一 個(gè) 16腳的集成芯片，其中 15 腳為空腳， I1~I9為信號(hào)輸入 端， A~D為輸出端。輸入和 輸出均為 低電平有效 。 74LS147優(yōu)先編碼器的管腳排列圖 在優(yōu)先編碼器中，優(yōu)先級(jí)別高的信號(hào)排斥優(yōu)先級(jí)別低的信號(hào)， 74LS147優(yōu)先編碼器中 I9的優(yōu)先級(jí)別最高， I1的優(yōu)先級(jí)別最低，具有 單方面排斥 的特性。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 74LS147優(yōu)先編碼器真值表 從真值表中可以看出，當(dāng)無輸入信號(hào)或輸入信號(hào)中無低電平“ 0”時(shí)，輸出端全部為高電平“ 1”；若輸入端 I9為“ 0”時(shí)，不論其它輸入端是否有輸入信號(hào)輸入，輸出為 0110；再根據(jù)其它輸入端的情況可以得出相應(yīng)的輸出代碼 。 1 1 1 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 輸 出 輸 入 987654321 IIIIIIIII ABCD 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 74LS148優(yōu)先編碼器屬于變量編碼器，其輸出位數(shù)為 n時(shí)，輸入端的數(shù)量為 2n。下面以 74LS148為例，介紹這類編碼器的功能及應(yīng)用。 (2)8線 —3線優(yōu)先編碼器 74LS148 00123SECC YIIIIGOUG N D 127654 YYSIIII1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 7 4 L S 1 4 8 74LS148的 管腳排列圖 當(dāng)使能輸入端 S＝１時(shí)，電路處于禁止編碼狀態(tài)，所有的輸出端全部輸出高電平“１”；當(dāng)使能輸入端 S＝０時(shí)，電路處于正常編碼狀態(tài)，輸出端的電平由 I0~ I7 的輸入信號(hào)而定。 I7的優(yōu)先級(jí)別最高， I0級(jí)別最低。 管腳排列圖中， I0~ I7為輸入信號(hào)端， Y0 ~Y2為輸出端， S為使能輸入端， OE為使能輸出端， GS為片優(yōu)先編碼輸出端。 在表示輸入、輸出端的字母上， “ 非 ” 號(hào)表示 低電平有效 。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 74LS148編碼器真值表 使能輸出端 OE ＝０時(shí)，表示電路處于正常編碼同時(shí)又無輸入編碼信號(hào)的狀態(tài)。 片優(yōu)先編碼輸出端 GS＝０時(shí)，表