【正文】 電子技術(shù)基礎(chǔ) 章目錄 基本邏輯門電路 組合邏輯電路的分析與設(shè)計 常用的組合邏輯電路器件 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 門電路是構(gòu)成組合邏輯電路的基本單元，學習中注意理解各種基本邏輯門的工作原理和邏輯功能；熟悉組合邏輯電路的幾種描述方法；掌握組合邏輯電路的分析步驟和方法；了解各類常用的中規(guī)模集成邏輯部件的功能、工作原理及應用。 學習目的與要求 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 基本邏輯門電路 1. 基本邏輯門 最基本的邏輯關(guān)系只有三種，就是我們在第 4章向大家 介紹的與邏輯、或邏輯和非邏輯。能夠?qū)崿F(xiàn)上述邏輯關(guān) 系的基本邏輯門相應為 與門 、 或門 和 非門 。 （ 1) “與”門 當門電路用二極管、晶體管和電阻等分立元件構(gòu)成 時，稱為分立元件門電路。目前電子工業(yè)的飛速發(fā)展和 集成電路的日新月異，分立元件門電路幾乎都被集成門 電路所取代。但是，為了更好地理解和掌握基本邏輯門 電路的工作原理和邏輯功能，我們?nèi)杂梅至⒃拈T電 路剖析基本邏輯門的電路組成及邏輯功能。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 D1 A D2 B ＋ UCC R F “與 ” 門電路 一個 “ 與 ” 門的 輸入端 至少為兩個，輸出端 只有一個。 ① 輸入中只要有一個為低電平 0時，該低電平二極管就會迅速導通，輸出 F將被鉗位到低電平 0；其余為高電平的輸入端，其端子上串接的二極管呈 截止態(tài) 。 ② 輸入全部為高電平 3V時，輸入 端上串接的二極管同時導通，輸 出 F被鉗位在高電平“ 1”。 “與 ” 門邏輯電路圖符號 F amp。 A B 注意： 分析過程中與門電路 輸入 端上串接的二極管，都是按理想 二極管處理的，即導通后管壓降 為 0V(實際硅管 ，鍺管 )。 0V 3V 反偏截止！ 3V 3V 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 （ 2) “或”門 D1 A D2 B － UCC R F “或 ” 門電路 一個 “ 或 ” 門的 輸入端也是 至少為兩個，其 輸出端 只有一個。 ① 輸入中只要有一個為高電平 3V時，串接其上的二極管則迅速導通，輸出 F將被鉗位到高電平 1；其余為低電平的輸入端，其端子上串接的二極管呈 截止態(tài) 。 ② 輸入全部為低電平 0時，輸入 端上串接的二極管同時導通，輸 出 F被鉗位在低電平“ 0”。 “或 ” 門邏輯電路圖符號 F ≥1 A B 注意： 電路中二極管的極性畫法 和與門電路的區(qū)別，所有管子都 是按照理想二極管處理的。 3V 0V 3V 反偏截止！ 0V 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 （ 3) “非”門 T RC － UBB +UCC RB1 RB2 A F “非 ” 門電路 輸入變量 A 為高電平 3V時，三極管飽和導通， ICRC≈ +UCC，因此輸出 F為低電平 ； 當輸入變量 A 為低電平 0V時， 三極管截止，輸出 F ≈ +UCC，顯 然為高電平 +UCC。 3V 飽和導通 0V+UCC 截止不通 由圖可看出，一個 “ 非 ” 門的輸入端 只有一個 ，輸出端也只有一個。 “非 ” 門邏輯路圖符號 F 1 A 非 符號 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 2. 復合門電路 為提高二極管和晶體管的應用范圍，常把 與 門、 或 門和 非 門按照一定形式組合起來，構(gòu)成各種 復合 門電路。 (1) “與非”門 ABF ?顯然，與非門電路的邏輯功能為： 有 0出 1；全 1出 0 與非門真值表 F amp。 A B 1 F 一個與門和一個非門構(gòu)成 與非門 與門 非門 F amp。 A B 與非門 的邏輯電路圖符號 B A F 0 0 1 1 0 1 0 1 1 1 1 0 與非門的邏輯函數(shù)式為 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 (2) “或非”門 BAF ??顯然，或非門電路的邏輯功能為： 有 1出 0；全 0出 1 或非門真值表 F ≥1 A B 1 F 一個或門和一個非門構(gòu)成 或非門 或門 非門 F ≥1 A B 或非門 的邏輯電路圖符號 B A F 0 0 1 1 0 0 0 1 0 1 1 0 或非門的邏輯函數(shù)式為： 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 (3) “與或非”門 CDABF ??邏輯功能： 與門中只要有 1個輸出為 1， F即為 0； 兩個與門輸出均為 0時， F全為 1。 F1 amp。 A B 兩個與門、一個或門和一個非門構(gòu)成 與或非門 與門 非門 與或非門 的邏輯電路圖符號 F2 amp。 C D 與門 或門 amp。 A B F ≥1 amp。 C D F3 ≥1 1 F 或非門的邏輯函數(shù)式為： 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 (4) “異或”門 F =1 A B 異或門 圖符號 F =1 A B 異或門是一個只有 兩輸入、一輸出 的邏輯門電路。 由異或門真值表可看出，其邏輯功能可描述為： 相同出 0，相異出 1。 同或門 圖符號 顯然，同或門是異或 門的非。其邏輯功能： 相同出 1，相異出 0。 異或門真值表 B A F 0 0 0 1 0 1 0 1 1 1 1 0 (5) “同或”門 同或門真值表 B A F 0 0 1 1 0 0 0 1 0 1 1 1 BAABBAF ????異或門邏輯式 ????? BABAABF同或門邏輯表達式 A ☉ B 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 3. 集成門電路 分立元件構(gòu)成的門電路，不但元件多體積 大，而且連線和焊點也太多，因而造成電路 的可靠性較差。隨著電子技術(shù)的飛速發(fā)展及集成工藝的規(guī) ?；a(chǎn)，目前分立元件門電路已經(jīng)被集成門電路所替代。 采用半導體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路，這種特殊的工藝稱為集成。集成門電路與分立元件的門電路相比，不但體積小、重量輕、功耗小、速度快、可靠性高、而且成本較低、價格便宜，十分方便于安裝和調(diào)試。 按導電類型和開關(guān)元件的不同，集成門電路可分為雙極型集成邏輯門和單極型集成邏輯門兩大類。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 (1) TTL集成電路 邏輯電路的輸入端和輸出端都采用了半導體晶體管，稱之為 Transistor TransistorLogic(晶體管 晶體管 邏輯電路 )， 簡稱為 TTL， TTL集成邏輯門是目前應用最廣泛的集成電路。 R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 1)TTL與非門 輸入級 中間級 輸出級 TTL與非門內(nèi)部電路組成結(jié)構(gòu)圖 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 輸入級由多發(fā)射極晶體管 T1和電 阻 R1組成。所謂多發(fā)射極晶體管， 可看作由多個晶體管的集電極和基 極分別并接在一起，而發(fā)射極作為邏輯門的輸入端。多個發(fā)射極 的發(fā)射結(jié)可看作是多個鉗位二極管，其作用是限制輸入端可能出 現(xiàn)的負極性干擾脈沖。 Tl的引入，不但加快了晶體管 T2儲存電荷 的消散，提高了 TTL與非門的工作速度，而且實現(xiàn) “與”邏輯 作用。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 中間級由電阻 R2， R3和三極管 T2組成。中間級又稱為倒相極， 其作用是從 T2的集電極和發(fā)射極 同時輸出兩個相位相反的信號，作為輸出極里的三極管 T3和 T5的 驅(qū)動信號，同時控制輸出級的 T T5管工作在截然相反的兩個狀 態(tài)，以滿足輸出級互補工作的要求。三極管 T2還可將前級電流放 大以供給 T5足夠的基極電流。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 輸出級由晶體管 T T4和 T5， 電阻 R4和 R5組成推拉式的互補輸 出電路。 T5導通時 T4截止， T5截止時 T4導通。由于采用了推挽輸出 (又稱圖騰輸出 )，該電路不僅增強了帶負載能力，還提高了 工作速度。 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 工作原理 R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) ① 輸入端至少有一個為低電平時的工作情況： 低電平對應的 PN結(jié)導 通， T1的基極電位被 固定在 +=1V上。 1V 5V 顯然 T1的集電 結(jié)反偏，導致 T T5截止。 T2截止時的集 電極電位： V2C≈ UCC=5V 深度飽和 T2管集電極 +5V的電位足以使 T T4導通并處于深度飽和 狀態(tài)。因 R2和 IB3都很小，均可忽略不計，所以與非門輸出端 F點的電位： VF＝ UCC－ IB3R2－ UBE3－ UBE4≈5－ 0－ － ≈ 實現(xiàn)了 有 0出 1的 與非 功能 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 ② 輸入端全部為高電平時的工作情況： R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 由“ 地 ”經(jīng) T T5管的發(fā) 射結(jié)電位升至 ，經(jīng) T1集電結(jié)升為 。 顯然 T1處于 倒 置 工作狀態(tài)， 此時集電結(jié)做 為發(fā)射結(jié)使用。 倒置情況下， T1可 向 T2基極 提供較大電流。 深度飽和 T2管深度飽和后，其發(fā)射極電流在電阻 R3上產(chǎn)生的壓降又 為 T5管提供足夠的基極電流使 T5管飽和導通，從而使與非門 輸出 F點的電位等于 T5管的飽和輸出典型值： F= 實現(xiàn)了 全 1出 0的 與非 功能 深度飽和 電子技術(shù)基礎(chǔ) 邏輯門與組合邏輯電路 ② UOL是被測與非門一輸入端接 、其余輸入端開路、負載接 380歐的等效電阻時，輸出端的電壓值。 典型值 TTL與非門的 外特性 和 主要參數(shù) U0H UIL U0L UIH A B C D E u0/V ui/V 1 2 3 1 2 3 4 TTL與非門參數(shù)的測試要在一定條件下進 行，一般要遵守的原則有：不用的輸入端 應懸空 (懸空端子為高電平“ 1”)；輸出高電 平時不帶負載；輸出低電平時輸出端應接 規(guī)定的灌電流負載。 TTL與非門外特性 TTL與非門主要參數(shù) 輸出高電平 ① U0H是被測 TTL與非門一個輸 入端接地、其余輸入端開路時 的輸出端電壓值。 典型值 ③ 關(guān)門電平 UOFF：輸出為 ，所對應的輸入電壓稱為關(guān)門 電平 UOFF。 典