【正文】 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 選通控制端 S為低電平有效，即 時(shí)芯片被選中，處于工作狀態(tài)； 時(shí)芯片被禁止，輸出 。兩個(gè) 74LS153芯 片可構(gòu)成八位數(shù)值比較器時(shí)， 可將低位的輸出端和高位的比 較輸入端對(duì)應(yīng)相連，高位芯片 的輸出端作為整個(gè)八位比較器 的比較結(jié)果輸出端。 兩個(gè) 74LS85芯片構(gòu)成八位數(shù)值比較器時(shí)，可將低位的輸出端和高位的比較輸入端對(duì)應(yīng)相連，高位芯片的輸出端作為整個(gè)八位比較器的比較結(jié)果輸出端。相等時(shí)，再 進(jìn)行下一位比較， …… 直到得出比較結(jié)果。 ≥1 YAB YA=B YAB (2)集成數(shù)值比較器 常用的集成數(shù)值比較器的型號(hào)有 4位數(shù)值比較器 74LS85， 8位數(shù)值比較器 74LS521， 8位數(shù)值比較器， OC輸出 74LS518等。 (1)一位數(shù)值比較器 當(dāng)對(duì)兩個(gè)一位二進(jìn)制數(shù) A和 B進(jìn)行比較時(shí)，數(shù)值比較器的比較結(jié)果有三種情況， A＜ B、 A＝ B和 A＞ B。 正常工作狀態(tài)下， LT、 BI需接高電平， LE鎖定端應(yīng)始終接低電平，均處無(wú)效態(tài)，在數(shù)據(jù)輸入端 A A A A0輸入一組 8421BCD碼，在輸出即可得到一組 7位的二進(jìn)制代碼，代碼組送入數(shù)碼管，就可以顯示與輸入相對(duì)應(yīng)的十進(jìn)制數(shù)。 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 常用的七段顯示譯碼器還有 CC4511等 CMOS集成電路。常用的 七段顯示譯碼器型號(hào)有： 74LS4 74LS4 74LS48等。 LED數(shù)碼管將十進(jìn)制數(shù)碼分成七段，每一段都是一個(gè)發(fā)光 二極管，七個(gè)發(fā)光二極管有共陰極和共陽(yáng)極兩種接法。 數(shù)碼管產(chǎn)品外形圖 1)數(shù)碼顯示器 常用的數(shù)碼顯示管有半導(dǎo)體發(fā) 光二極管構(gòu)成的 LED和液晶數(shù)碼 管 LCD兩類(lèi) 。因?yàn)樽兞? 譯碼器的每一個(gè)輸出端的低電平都與輸入邏輯變量的一個(gè)最小項(xiàng) 相對(duì)應(yīng)，所以當(dāng)我們將邏輯函數(shù)變換為最小項(xiàng)表達(dá)式時(shí)，只要從 相應(yīng)的輸出端取出信號(hào)，送入與非門(mén)的輸入端，與非門(mén)的輸出信 號(hào)就是要求的邏輯函數(shù)。 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 用兩片 74LS138可以構(gòu)成 4線 —16線譯碼器，連接方法如下圖示 : 74LS138譯碼器的功能擴(kuò)展 74LS138（低位） 2B2A1210 GGGAAA76543210 YYYYYYYYA0 76543210 YYYYYYYY15141312111098 YYYYY 76543210 YYYYYYYY 2B2A1210 GGGAAA74LS138（高位） A1 A2 “1” A3 A A A A0為擴(kuò)展后電路的信號(hào)輸入端， Y15~Y0為輸出端。 amp。 amp。而每一個(gè)輸出所代表的函數(shù)對(duì)應(yīng)于 n 個(gè)輸入變量的最小項(xiàng)。它的作用是把 機(jī)器識(shí)別的、給定的二進(jìn)制代碼“翻譯”成為人們識(shí)別的特定 信息，使其輸出端具有某種特定的狀態(tài)，并且在輸出通道中 相應(yīng)的一路有信號(hào)輸出。 amp。在有編碼信號(hào)輸入時(shí)，兩塊芯片只能有一塊工作于編碼狀態(tài)，輸出也是低電平有效，相“與”后就可以得到相應(yīng)的編碼輸出信號(hào)。 注意： 輸出也是低電平有效，不在線上的視為高電平“ 1”。 1Yamp。 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 74LS148編碼器真值表 使能輸出端 OE ＝０時(shí)，表示電路處于正常編碼同時(shí)又無(wú)輸入編碼信號(hào)的狀態(tài)。 (2)8線 —3線優(yōu)先編碼器 74LS148 00123SECC YIIIIGOUG N D 127654 YYSIIII1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 7 4 L S 1 4 8 74LS148的 管腳排列圖 當(dāng)使能輸入端 S＝１時(shí)，電路處于禁止編碼狀態(tài)，所有的輸出端全部輸出高電平“１”；當(dāng)使能輸入端 S＝０時(shí)，電路處于正常編碼狀態(tài)，輸出端的電平由 I0~ I7 的輸入信號(hào)而定。 74LS147優(yōu)先編碼器的管腳排列圖 在優(yōu)先編碼器中，優(yōu)先級(jí)別高的信號(hào)排斥優(yōu)先級(jí)別低的信號(hào)， 74LS147優(yōu)先編碼器中 I9的優(yōu)先級(jí)別最高， I1的優(yōu)先級(jí)別最低，具有 單方面排斥 的特性。 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 74LS147編碼器的管腳排列圖及邏輯符號(hào) 10線 —4線優(yōu)先編碼器是將十進(jìn)制數(shù)碼轉(zhuǎn)換為二進(jìn)制代碼的組合邏輯電路。這種二 進(jìn)制編碼在電路上較容易實(shí)現(xiàn)。 十進(jìn)制編碼或某種特定信息的編碼難于用電路來(lái)實(shí)現(xiàn)， 數(shù)字電路中通常采用二進(jìn)制編碼或二 —十進(jìn)制編碼。 amp。 應(yīng)用非非定律對(duì)邏輯式變換，找出輸出對(duì)輸入的 與非 關(guān)系： 對(duì)組合邏輯電路的設(shè) 計(jì)問(wèn)題，不作深入要 求，學(xué)習(xí)者可根據(jù)需 要自己進(jìn)一步鞏固提 高。 amp。要求用 與非門(mén) 組成電路。 BABABAF ???? 2. 分析下圖所示邏輯電路的功能。 應(yīng)用了反演律 寫(xiě)出邏輯真值表 由真值表數(shù)據(jù)分析 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 F 3 ≥ 1 ≥ 1 1 1 A B C F F 1 F 2 ≥ 1 CBAF ???1ABBABACABBACABBCBABBACBABBACBAF?????????????????????)(BBACBABFFFF ?????????? 213分析下圖所示組合電路的功能。 amp。 5指出邏輯功能 應(yīng)用代數(shù)法化簡(jiǎn)邏輯函數(shù)式 ABBABBABBAAABABABAABABBABAABBABAF???????????????)()( … 應(yīng)用了反演律 … 還是應(yīng)用了反演律 … 應(yīng)用了分配律 … 應(yīng)用了吸收律，得到最簡(jiǎn)形式。 amp。組合邏輯電路的一般分析步驟為： ①根據(jù)已知邏輯電路圖用逐級(jí)遞推法寫(xiě)出對(duì)應(yīng)的邏輯函數(shù)表達(dá)式； ②用公式法或卡諾圖法對(duì)的寫(xiě)出的邏輯函數(shù)式進(jìn)行化簡(jiǎn)，得到最簡(jiǎn)邏輯表達(dá)式； ③根據(jù)最簡(jiǎn)邏輯表達(dá)式，列出相應(yīng)的邏輯電路真值表； ④根據(jù)真值表找出電路可實(shí)現(xiàn)的邏輯功能并加以說(shuō)明，以理解電路的作用。 B C 普通與非門(mén)只有高電平和低電平兩種狀態(tài)，三態(tài)門(mén)除了這兩種狀態(tài)還有高阻態(tài) 。 CMOS門(mén) TTL門(mén) CC74HC50 專(zhuān)用 CMOS—TTL 電平轉(zhuǎn)換器 UDD ＋ UCC CMOS電路驅(qū)動(dòng) TTL電路原理圖 有關(guān)詳細(xì)內(nèi)容參看課本 159頁(yè) 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 F=ABC是三輸入的與門(mén)； G是非門(mén) (略 )。 驅(qū)動(dòng)門(mén)的 IOH（前級(jí)） ≥負(fù)載門(mén)的 n IIH（后級(jí)總 ) ； TTL電路驅(qū)動(dòng) CMOS電路原理圖 TTL門(mén) amp。門(mén)電路的功耗只有幾個(gè) μW，中規(guī)模集成電路的功耗也不會(huì)超過(guò) 100μW。此時(shí)相當(dāng)于模擬開(kāi)關(guān)斷開(kāi)。 ① 在 CP＝“ 1”時(shí)，若輸入電壓為 0V~7V， 則 TN管的柵源電壓不低于 3V，因此 TN管 導(dǎo)通；若輸入電壓為 3V~10V，則 TP管導(dǎo) 通。 輸出 電壓 u0＝ 0V， 低電平 。 TTL與非門(mén)的主要參數(shù)？ 用 45W以下電鉻鐵焊接，最好用中性焊劑，設(shè)備應(yīng)良好接地。芯片中的 電源 線和“ 地 ”線均為公用。 14 13 12 11 10 9 8 地 amp。 EN D2 Dn E/Dn E/D1 E/D2 L1 L2 Ln 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 兩種常用的 TTL與非門(mén)集成電路芯片管腳排列圖 (a) 74LS00與非門(mén)芯片管腳排列圖 電源 1 2 3 4 5 6 7 amp。 這種利用總線來(lái)傳送數(shù)據(jù)或信號(hào) 的方法廣泛應(yīng)用于計(jì)算機(jī)技術(shù)中。 D2 R5 T3 T4 R4 R1 A B R2 +UCC T1 T2 R3 T5 F EN R D1 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 三態(tài)門(mén)真值表 B A F 0 1 1 1 0 1 0 1 1 1 1 0 EN 1 1 1 0 高阻態(tài) 0 三態(tài)門(mén)邏輯圖符號(hào) A B E/D F EN amp。 三態(tài)門(mén)控制端 EN=1時(shí)，二極管 D2截止，相當(dāng)于控制端放棄控制權(quán)，此時(shí)三態(tài)門(mén)相當(dāng)于一個(gè)普通與非門(mén)，輸出由輸入端 A、 B決定。 A B F amp。 OC門(mén)可實(shí)現(xiàn) “線與” 邏輯 A B F1 amp。 其余參數(shù)看課本。 TTL與非門(mén)外特性 TTL與非門(mén)主要參數(shù) 輸出高電平 ① U0H是被測(cè) TTL與非門(mén)一個(gè)輸 入端接地、其余輸入端開(kāi)路時(shí) 的輸出端電壓值。 顯然 T1處于 倒 置 工作狀態(tài)， 此時(shí)集電結(jié)做 為發(fā)射結(jié)使用。 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 工作原理 R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) ① 輸入端至少有一個(gè)為低電平時(shí)的工作情況： 低電平對(duì)應(yīng)的 PN結(jié)導(dǎo) 通， T1的基極電位被 固定在 +=1V上。三極管 T2還可將前級(jí)電流放 大以供給 T5足夠的基極電流。多個(gè)發(fā)射極 的發(fā)射結(jié)可看作是多個(gè)鉗位二極管，其作用是限制輸入端可能出 現(xiàn)的負(fù)極性干擾脈沖。 按導(dǎo)電類(lèi)型和開(kāi)關(guān)元件的不同，集成門(mén)電路可分為雙極型集成邏輯門(mén)和單極型集成邏輯門(mén)兩大類(lèi)。 異或門(mén)真值表 B A F 0 0 0 1 0 1 0 1 1 1 1 0 (5) “同或”門(mén) 同或門(mén)真值表 B A F 0 0 1 1 0 0 0 1 0 1 1 1 BAABBAF ????異或門(mén)邏輯式 ????? BABAABF同或門(mén)邏輯表達(dá)式 A ☉ B 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 3. 集成門(mén)電路 分立元件構(gòu)成的門(mén)電路，不但元件多體積 大，而且連線和焊點(diǎn)也太多，因而造成電路 的可靠性較差。 C D F3 ≥1 1 F 或非門(mén)的邏輯函數(shù)式為： 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 (4) “異或”門(mén) F =1 A B 異或門(mén) 圖符號(hào) F =1 A B 異或門(mén)是一個(gè)只有 兩輸入、一輸出 的邏輯門(mén)電路。 F1 amp。 “非 ” 門(mén)邏輯路圖符號(hào) F 1 A 非 符號(hào) 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 2. 復(fù)合門(mén)電路 為提高二極管和晶體管的應(yīng)用范圍，常把 與 門(mén)、 或 門(mén)和 非 門(mén)按照一定形式組合起來(lái)，構(gòu)成各種 復(fù)合 門(mén)電路。 ② 輸入全部為低電平 0時(shí)，輸入 端上串接的二極管同時(shí)導(dǎo)通，輸 出 F被鉗位在低電平“ 0”。 “與 ” 門(mén)邏輯電路圖符號(hào) F amp。但是，為了更好地理解和掌握基本邏輯門(mén) 電路的工作原理和邏輯功能，我們?nèi)杂梅至⒃拈T(mén)電 路剖析基本邏輯門(mén)的電路組成及邏輯功能。 學(xué)習(xí)目的與要求 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 基本邏輯門(mén)電路 1. 基本邏輯門(mén) 最基本的邏輯關(guān)系只有三種，就是我們?cè)诘?4章向大家 介紹的與邏輯、或邏輯和非邏輯。能夠?qū)崿F(xiàn)上述邏輯關(guān) 系的基本邏輯門(mén)相應(yīng)為 與門(mén) 、 或門(mén) 和 非門(mén) 。 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 D1 A D2 B ＋ UCC R F “與 ” 門(mén)電路 一個(gè) “ 與 ” 門(mén)的 輸入端 至少為兩個(gè)，輸出端 只有一個(gè)。 A B 注意： 分析過(guò)程中與門(mén)電路 輸入 端上串接的二極管，都是按理想 二極管處理的，即導(dǎo)通后管壓降 為 0V(實(shí)際硅管 ，鍺管 )。