【正文】 型值為 1V ④ 開(kāi)門(mén)電平 UON：輸出為 ，所對(duì)應(yīng)的輸入電壓稱(chēng)為開(kāi)門(mén)電 平 UON。 典型值為 。 其余參數(shù)看課本。 UON 輸出低電平 UOFF 關(guān)門(mén)電平 開(kāi)門(mén)電平 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 2)集電極開(kāi)路的 TTL與非門(mén) (OC門(mén) ) 去掉普通 TTL與非門(mén)中的 T T4管，讓 T5管的集電極開(kāi)路，即構(gòu)成 集電極開(kāi)路的“與非”門(mén) 。 R5 T3 T4 R4 R1 A B C R2 +5V T1 T2 R3 T5 F (U0) (Ui) RC +UC OC門(mén)在使用時(shí)要外接一個(gè)電源 UC和一個(gè)電阻 RC OC門(mén)的特點(diǎn)是輸出門(mén)T5的 集電極開(kāi)路 。 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 R1 A B R2 +5V T1 T2 R3 T5 F RC +UC 當(dāng) OC門(mén)輸入全為高時(shí)， T2和 T5導(dǎo)通飽和，輸出 F為低電平 OC門(mén)輸入有一個(gè)為低時(shí)， TT5截止，輸出 F為高電平 UC UC OC門(mén)同樣可實(shí)現(xiàn) 與非 功能 OC門(mén)的邏輯電路圖符號(hào) A B F amp。 OC門(mén)可實(shí)現(xiàn) “線與” 邏輯 A B F1 amp。 C D F2 amp。 F “線與” 邏輯功能 RC ＋ UC CDABCDABFFF ?????? 21還能實(shí)現(xiàn)“與或非”邏輯運(yùn)算 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 左圖所示即利用 OC門(mén)使 輸出轉(zhuǎn)換為 12V 的電路 上述分析可知， OC門(mén)具有“ 線與 ”功能，并且在線與的過(guò)程中實(shí)現(xiàn)了輸出對(duì)輸入的與或非邏輯運(yùn)算。 OC門(mén)還可用于 數(shù)字系統(tǒng)接口部分的電平轉(zhuǎn)換。 A B F amp。 RC ＋ 12V OC門(mén)還可以用來(lái) 驅(qū)動(dòng)指示燈、 繼電器 等，如左圖所示電路。 A B F amp。 ＋ UC 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 3)三態(tài)門(mén) 三態(tài)門(mén)與普通 TTL與非門(mén)相比，只是多出了一個(gè)電阻和兩個(gè)二極管。 三態(tài)門(mén)控制端 EN=1時(shí)，二極管 D2截止，相當(dāng)于控制端放棄控制權(quán)，此時(shí)三態(tài)門(mén)相當(dāng)于一個(gè)普通與非門(mén)，輸出由輸入端 A、 B決定。 三態(tài)門(mén)電路分析 三態(tài)門(mén)控制端 EN=0(有效態(tài) )時(shí)，控制端行使控制權(quán)，此時(shí) T1飽和，其基極電位約為 1V，使 T T5截止，同時(shí) D2導(dǎo)通使T T4也截止。這時(shí)從外往輸入端看進(jìn)去，電路呈現(xiàn)高阻態(tài)。 由于電路在 EN=1時(shí)輸出有高、低電平兩種狀態(tài)；在 EN=0時(shí)輸出為高阻態(tài)，共呈三種狀態(tài)，因此稱(chēng)為三態(tài)門(mén)。 D2 R5 T3 T4 R4 R1 A B R2 +UCC T1 T2 R3 T5 F EN R D1 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 三態(tài)門(mén)真值表 B A F 0 1 1 1 0 1 0 1 1 1 1 0 EN 1 1 1 0 高阻態(tài) 0 三態(tài)門(mén)邏輯圖符號(hào) A B E/D F EN amp。 利用三態(tài)門(mén)可以實(shí)現(xiàn)總線結(jié)構(gòu) 圖示為三態(tài)門(mén)總線結(jié)構(gòu)圖。用 一根總線輪流傳送幾個(gè)不同的數(shù) 據(jù)或控制信號(hào)時(shí)，讓連接在總線 上的所有三態(tài)門(mén)控制端輪流處于 高電平，任何時(shí)間只能有一個(gè)三 態(tài)門(mén)處工作狀態(tài)，其余三態(tài)門(mén)均 為高阻狀態(tài)。這樣，總線將輪流 接受來(lái)自各個(gè)三態(tài)門(mén)的輸出信號(hào)。 這種利用總線來(lái)傳送數(shù)據(jù)或信號(hào) 的方法廣泛應(yīng)用于計(jì)算機(jī)技術(shù)中。 總線 （ BUS） D1 amp。 EN …… amp。 EN amp。 EN D2 Dn E/Dn E/D1 E/D2 L1 L2 Ln 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 兩種常用的 TTL與非門(mén)集成電路芯片管腳排列圖 (a) 74LS00與非門(mén)芯片管腳排列圖 電源 1 2 3 4 5 6 7 amp。 amp。 amp。 amp。 14 13 12 11 10 9 8 地 amp。 amp。 1 2 3 4 5 6 7 1 4 13 12 11 10 9 8 電源 地 (b) 74LS20與非門(mén)芯片管腳排列圖 型號(hào)中 74是指標(biāo)準(zhǔn)型系列 TTL芯片； L指低功耗； S表示肖 特基。其中 74LS00中包含四個(gè) 2輸入的與非門(mén)； 74LS20包括 兩個(gè) 4輸入的與非門(mén)。芯片中的 電源 線和“ 地 ”線均為公用。 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 具有圖騰結(jié)構(gòu)的幾個(gè) TTL與非門(mén)輸出端不能并聯(lián)； 輸出高電平 UOH()、輸出低電平 UOL()， 關(guān)門(mén)電平 UOFF(1V)， 開(kāi)門(mén)電 電平 UON()， 輸入高電平噪聲容限UNL=UOFF－ UIL， 輸入低電平電流 IIL()， 扇出系數(shù) NO(NO越大帶負(fù)載能力越強(qiáng) )等。 使用 TTL與非門(mén)芯片時(shí)需注意事項(xiàng) 不用的管腳 可以懸空，不可以接地； 不用的管腳可以接高電平，不可以接低電平； 輸出端接容性負(fù)載時(shí)，應(yīng)接大電阻 (≥)限流； 幾個(gè)輸入端引腳可以并聯(lián)連接； TTL集成電路的電源電壓應(yīng)滿足 177。 5V要求，輸入信號(hào)電平應(yīng)在 0~5V之間。 TTL與非門(mén)的主要參數(shù)？ 用 45W以下電鉻鐵焊接，最好用中性焊劑，設(shè)備應(yīng)良好接地。 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 (3)CMOS集成電路 1)CMOS反相器 UDD ui u0 T1 T2 PMOS NMOS 工作原理 如果要使電路中的絕緣柵型場(chǎng)效應(yīng)管 形成導(dǎo)電溝道， T1的柵源電壓必須大于 開(kāi)啟電壓的值， T2的柵源電壓必須低于 開(kāi)啟電壓的值，所以，電源電壓 UDD必 須大于兩管開(kāi)啟電壓的絕對(duì)值之和。 ① ui＝ 0V時(shí) ， T1截止 ， T2導(dǎo)通 。 輸出 電壓 u0＝ UDD， 高電平； ② ui＝ UDD時(shí) ， T1導(dǎo)通 ， T2截止 。 輸出 電壓 u0＝ 0V， 低電平 。 載管為 P溝道增強(qiáng)型 MOS管，兩管的漏極接在一起作為電路 的輸出端，兩管的柵極接在一起作為電路的輸入端， T T2 源極與其襯底相連，一個(gè)接地，一個(gè)接電源。 T1工作管為 N溝道增強(qiáng)型 MOS管， T2負(fù) 實(shí)現(xiàn)了 見(jiàn) 0出 見(jiàn) 1出 0的 非門(mén) 功能！ 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 2)CMOS傳輸門(mén) u0 ui UDD TP TN CP CP 工作原理 設(shè)高電平為 10V，低電平為 0V，電源電壓為 10V。開(kāi)啟電壓為 3V。 ① 在 CP＝“ 1”時(shí)，若輸入電壓為 0V~7V， 則 TN管的柵源電壓不低于 3V，因此 TN管 導(dǎo)通；若輸入電壓為 3V~10V，則 TP管導(dǎo) 通。即在輸入電壓為 0V~10V的范圍內(nèi)， 至少有一個(gè)管子是導(dǎo)通的，即 u0=ui。此時(shí) 傳輸門(mén)相當(dāng)于接通的模擬開(kāi)關(guān)。 ② 當(dāng) CP=“0”時(shí)，無(wú)論輸入電壓 ui在 0~10V之間如何變化，柵極和源極之間的電壓都無(wú)法滿足管子導(dǎo)通溝道產(chǎn)生的條件，因此兩管都截止，輸入信號(hào)不能傳輸?shù)捷敵龆?，稱(chēng)傳輸門(mén)關(guān)斷。此時(shí)相當(dāng)于模擬開(kāi)關(guān)斷開(kāi)。傳輸門(mén)在數(shù)字電路中起開(kāi)關(guān)作用，所以也稱(chēng)作 模擬開(kāi)關(guān) 。 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 CMOS集成電路的特點(diǎn)及使用注意事項(xiàng) ⑧ CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時(shí)應(yīng)注意靜電屏蔽，焊接時(shí)電烙鐵應(yīng)接地良好，尤其是 CMOS電路多余不用的輸入端不能懸空 ，應(yīng)根據(jù)需要接地或接高電平。 ① CMOS電路的工作速度比 TTL電路低； ② CMOS電路的帶負(fù)載能力沒(méi)有 TTL電路強(qiáng)； ④ CMOS電路的抗干擾能力強(qiáng)； ③ CMOS電路的集成度比 TTL電路的集成度高； ⑤ CMOS電路的功耗比 TTL電路小得多。門(mén)電路的功耗只有幾個(gè) μW，中規(guī)模集成電路的功耗也不會(huì)超過(guò) 100μW。 ⑥ CMOS電路的電源電壓允許范圍較大，約在 3~18V； ⑦ CMOS電路適合于特殊環(huán)境下工作 ； CMOS集成電路雖然出現(xiàn)較晚，但發(fā)展很快，更便于向大規(guī)模集成電路發(fā)展。其主要缺點(diǎn)是工作速度較低。 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 TTL門(mén)與 CMOS門(mén)之間的互連 (接口問(wèn)題 ) 兩種不同類(lèi)型的集成電路相互連接，驅(qū)動(dòng)門(mén)必須要為負(fù)載門(mén)提供符合要求的高低電平和足夠的輸入電流，滿足下列條件： 驅(qū)動(dòng)門(mén)的 UOH（前級(jí)） ≥負(fù)載門(mén)的 UIH（后級(jí)） ； 驅(qū)動(dòng)門(mén)的 UOL（前級(jí)） ≤負(fù)載門(mén)的 UIL（后級(jí)） ； 驅(qū)動(dòng)門(mén)的 IOL（前級(jí)） ≥負(fù)載門(mén)的 n IIL（后級(jí)總 ) 。 驅(qū)動(dòng)門(mén)的 IOH（前級(jí)） ≥負(fù)載門(mén)的 n IIH（后級(jí)總 ) ； TTL電路驅(qū)動(dòng) CMOS電路原理圖 TTL門(mén) amp。 R ＋ 5V CMOS門(mén) amp。 amp。 Δ amp。 CMOS門(mén) TTL門(mén) CC74HC50 專(zhuān)用 CMOS—TTL 電平轉(zhuǎn)換器 UDD ＋ UCC CMOS電路驅(qū)動(dòng) TTL電路原理圖 有關(guān)詳細(xì)內(nèi)容參看課本 159頁(yè) 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 F=ABC是三輸入的與門(mén)； G是非門(mén) (略 )。 TTL門(mén)的邏輯高電平約為 ；低電平約為 。 CMOS門(mén)的邏輯高電平約為 5~10V,低電平約為 0~要注意 CMOS門(mén)芯片不用的輸入端不能懸空！其他注意事項(xiàng)可參看課本。 TTL門(mén)和 CMOS門(mén)的邏輯高電平和邏輯低電平大約為多少？使用時(shí)兩類(lèi)門(mén)各要注意些什么？ 兩個(gè) TTL與非門(mén)的輸出端可以直接連接嗎？為什么？三態(tài)門(mén)與普通 TTL與非門(mén)相比有什么不同？三態(tài)門(mén)主要應(yīng)用于什么場(chǎng)合？ A F amp。 B C 普通與非門(mén)只有高電平和低電平兩種狀態(tài)，三態(tài)門(mén)除了這兩種狀態(tài)還有高阻態(tài) 。三態(tài)門(mén)主要應(yīng)用于總線傳送，它可進(jìn)行單向數(shù)據(jù)傳送，也可以進(jìn)行雙向數(shù)據(jù)傳送。 A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 1 不能直接相連！因?yàn)楫?dāng)輸出端連在一起時(shí)，若各門(mén)的輸出電平不同，則會(huì)有一個(gè)很大的電流由輸出為高電平的門(mén)流向輸出為低電平的門(mén)，從而將門(mén)電路燒毀。 邏輯函數(shù) F=ABC和 G=A各為何門(mén)？畫(huà)出它們的邏輯圖符號(hào)和寫(xiě)出其真值表 . 問(wèn)題與討論 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 CMOS傳輸門(mén)的主要用途是什么？ 基本的邏輯運(yùn)算有哪些？同或門(mén)和異或門(mén)的功能是什么？二者的聯(lián)系？ 試述圖騰結(jié)構(gòu)的 TTL與非門(mén)和 OC門(mén)、三態(tài)門(mén)的主要區(qū)別是什么 ？ 你能說(shuō)出課本中復(fù)合門(mén)的種類(lèi)和功能嗎？ 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 組合邏輯電路的分析與設(shè)計(jì) 根據(jù)給定的邏輯電路，找出其輸出信號(hào)和輸入信號(hào)之間的邏輯關(guān)系，確定電路邏輯功能的過(guò)程叫做組合邏輯電路的分析。組合邏輯電路的一般分析步驟為： ①根據(jù)已知邏輯電路圖用逐級(jí)遞推法寫(xiě)出對(duì)應(yīng)的邏輯函數(shù)表達(dá)式； ②用公式法或卡諾圖法對(duì)的寫(xiě)出的邏輯函數(shù)式進(jìn)行化簡(jiǎn)，得到最簡(jiǎn)邏輯表達(dá)式； ③根據(jù)最簡(jiǎn)邏輯表達(dá)式，列出相應(yīng)的邏輯電路真值表； ④根據(jù)真值表找出電路可實(shí)現(xiàn)的邏輯功能并加以說(shuō)明，以理解電路的作用。 1. 組合邏輯電路的分析 電子技術(shù)基礎(chǔ) 邏輯門(mén)與組合邏輯電路 已知 邏輯圖 寫(xiě)出 邏輯式 運(yùn)用邏輯代數(shù) 化簡(jiǎn)或變換 列出邏輯 真值表 指出 邏輯功能 分析下圖所示組合電路的功能。 1F2F3FF A B amp。 amp。 amp。 amp。 1 已知邏輯電路圖 ABF ?1AABF ??2BA