【正文】 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 電子技術基礎 邏輯門與組合邏輯電路 2)七段顯示譯碼器 七段顯示譯碼器是用來與數(shù)碼管相配合、把二進制 BCD 碼表示的數(shù)字信號轉(zhuǎn)換為數(shù)碼管所需的輸入信號。常用的 七段顯示譯碼器型號有： 74LS4 74LS4 74LS48等。 G N DAAR B ILTAA 0312 74LS48 g CC e d c b a fU1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 BI/RBO 圖示為集成顯示譯碼器74LS48的管腳排列圖 。 其中 A2~A0為輸入端； a~g為輸出端 ， 還有 電源端 和 “ 地 ”端；其余為控制端 。 正常工作狀態(tài)下， LT、 BI/RBO和 RBI懸空或接高電平，在A A A A0端輸入一組 8421BCD碼，在輸出端可得到一組 7位的二進制代碼，代碼組送入數(shù)碼管，數(shù)碼管就可以顯示與輸入相對應的十進制數(shù)。 電子技術基礎 邏輯門與組合邏輯電路 常用的七段顯示譯碼器還有 CC4511等 CMOS集成電路。 這種集成電路不允許任何引線端子懸空，在連接電路時必 須要加以注意。 G N DAALTAA 0312 LE CC4511 g CC e d c b a fU1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 BI 圖示為集成顯示譯碼器CC4511的管腳排列圖 。 其中 A2~A0為輸入端； a~g為輸出端 ， 還有 電源端 和 “ 地 ”端；其余為控制端 。 正常工作狀態(tài)下， LT、 BI需接高電平， LE鎖定端應始終接低電平，均處無效態(tài)，在數(shù)據(jù)輸入端 A A A A0輸入一組 8421BCD碼，在輸出即可得到一組 7位的二進制代碼，代碼組送入數(shù)碼管，就可以顯示與輸入相對應的十進制數(shù)。 電子技術基礎 邏輯門與組合邏輯電路 74LS48 功能真值表 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 1 1 0 0 1 0 1 1 1 1 0 1 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 1 1 0 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 0 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 功能顯示 a b c d e f g A3A2A1A0 BI/RBO RBO LT 試燈 熄滅 滅 0 顯示 0 顯示 1 顯示 2 顯示 3 顯示 4 顯示 5 顯示 6 顯示 顯示 9 顯示 8 顯示 7 無顯示 顯示 顯示 顯示 顯示 電子技術基礎 邏輯門與組合邏輯電路 CC4511 功能真值表 輸入 輸出 LE A3 A2 A1 A0 a b c d e f g 顯示字形 0 1 0 1 1 1 1 1 1 1 8 1 0 0 0 0 0 0 0 0 0 消隱 1 1 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 0 1 1 0 0 0 0 1 1 1 0 0 0 1 0 1 1 0 1 1 0 1 2 1 1 0 0 0 1 1 1 1 1 1 0 0 1 3 1 1 0 0 1 0 0 0 1 1 0 0 1 1 4 1 1 0 0 1 0 1 1 0 1 1 0 1 1 5 1 1 0 0 1 1 0 0 0 1 1 1 1 1 6 1 1 0 0 1 1 1 1 1 1 0 0 0 0 7 1 1 0 1 0 0 0 1 1 1 1 1 1 1 8 1 1 0 1 0 0 1 1 1 1 0 0 1 1 9 LT BI電子技術基礎 邏輯門與組合邏輯電路 3. 數(shù)值比較器 在數(shù)字系統(tǒng)中，特別是在計算機中都需具有運算功能，而比 較兩個數(shù) A和 B的大小就是一種簡單的運算。根據(jù)比較的結(jié)果 決定下一步的操作。具有這種功能的電路稱為數(shù)值比較器。 (1)一位數(shù)值比較器 當對兩個一位二進制數(shù) A和 B進行比較時，數(shù)值比較器的比較結(jié)果有三種情況， A＜ B、 A＝ B和 A＞ B。其比較關系見下表： A B YAB YA=B YAB 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 顯然， YAB=AB， YA=B=AB+AB， YAB=AB。 電子技術基礎 邏輯門與組合邏輯電路 據(jù)上述關系式可畫出一位數(shù)值比較器的邏輯電路圖如下 : 1 A 1 B amp。 amp。 ≥1 YAB YA=B YAB (2)集成數(shù)值比較器 常用的集成數(shù)值比較器的型號有 4位數(shù)值比較器 74LS85， 8位數(shù)值比較器 74LS521， 8位數(shù)值比較器， OC輸出 74LS518等。我們將通過對 74LS85的分析，讓大家對此類集成邏輯器件的使用方法有一些了解。 電子技術基礎 邏輯門與組合邏輯電路 在進行多位數(shù)值的比較時，先比較兩個數(shù)值的最高位， 當其不相等時，即可得到比較結(jié)果。當其相等時，再進行 次高位的比較，不相等時，即得到比較結(jié)果。相等時，再 進行下一位比較， …… 直到得出比較結(jié)果。 74LS85是一個 16腳的集成邏輯器 件，左示為其管腳排列圖。除了兩 個四位二進制數(shù)的輸入端和三個比 較結(jié)果的輸出端外，增加了三個低 位的比較結(jié)果的輸入端，用作比較 器“ 擴展 ”比較位數(shù)。 74LS85的輸入 和輸出均為高電平有效。 兩個 74LS85芯片構(gòu)成八位數(shù)值比較器時，可將低位的輸出端和高位的比較輸入端對應相連，高位芯片的輸出端作為整個八位比較器的比較結(jié)果輸出端。 74LS85 B3 1 16 UCC A＜ B 2 15 A3 A＝ B 3 14 B2 A＞ B 4 13 A2 YA＞ B 5 12 A1 YA＝ B 6 11 B1 YA＜ B 7 10 A0 GND 8 9 B0 電子技術基礎 邏輯門與組合邏輯電路 4. 數(shù)據(jù)選擇器 在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，稱為數(shù)據(jù)選擇器。 數(shù)據(jù)選擇器可實現(xiàn)將數(shù)據(jù)源傳來的數(shù)據(jù)分配到不同通道上，因此它類似于一個單刀多擲開關，如圖所示。 數(shù)據(jù)選擇器根據(jù)地址選擇信 號，從而將輸入數(shù)據(jù)分配到相 應的通道上。兩個 74LS153芯 片可構(gòu)成八位數(shù)值比較器時， 可將低位的輸出端和高位的比 較輸入端對應相連，高位芯片 的輸出端作為整個八位比較器 的比較結(jié)果輸出端。 A1 A0 D3 D2 D1 D0 Y 電子技術基礎 邏輯門與組合邏輯電路 013012022010 AADAADAADAADY ???? 16 15 1 4 1 3 1 2 11 1 0 9 7 4 L S 1 5 3 1 2 3 4 5 6 7 8 V C C 2 S A 0 2 D 3 2 D 2 2 D 1 2 D 0 2 Y 1 S A 1 1 D 3 1 D 2 1 D 1 1D 0 1 Y GN D 輸 入 輸 出 S D A 1 A 0 Y 1 0 D 0 0 0 0 D 1 0 1 0 D 2 1 0 0 D 3 1 1 0 D 0 D 1 D 2 D 3 集成數(shù)據(jù)選擇器的規(guī)格很多，常用的型號有 74LS15CT4138八選一選擇器， 74LS15 CT1153雙四選一等。 集成數(shù)據(jù)選擇器 74LS153中， D0~D3是輸入的四路信號；A0、 A1是地址選擇控制端； S是選通控制端； Y是輸出端。輸出端 Y可以是四路輸入數(shù)據(jù)中的任意一路。 電子技術基礎 邏輯門與組合邏輯電路 選通控制端 S為低電平有效，即 時芯片被選中，處于工作狀態(tài)； 時芯片被禁止，輸出 。 0?S1?S 0?YA0 A1 D3 D2 D1 D0 Y 013012022010 AADAADAADAADY ???? 在選通狀